¿Transistores múltiples (FinFET) compartiendo una puerta?

Los transistores se encuentran entre los componentes más fundamentales de los dispositivos electrónicos, y para producir transistores con un mejor rendimiento, se han desarrollado transistores FinFET:

Un dibujo crudo de un transistor FinFET

Esto permite un mejor control sobre el canal entre la fuente y el drenaje del transistor. ¿Qué nos impide usar múltiples transistores que comparten la misma puerta?

Un diseño propuesto de transistores que comparten la misma puerta.

Creo que esto podría permitir un diseño analógico más complejo/eficiente en los circuitos. ¿Afecta el rendimiento eléctrico de los transistores?

Mis preguntas:

  1. ¿Es este diseño realmente en la práctica?
  2. De no ser así, ¿sería beneficioso utilizar este diseño cuando corresponda?
  3. ¿Cómo afectaría esto al rendimiento eléctrico, si el efecto no es despreciable?
Mi recuerdo de mi estudio limitado del diseño de CMOS IC es que tener múltiples canales que se cruzan con el mismo poli de puerta es una técnica de diseño bastante estándar, por lo que no sé por qué no funcionaría en la geometría FinFET, pero no tengo una respuesta para usted que es específica para FinFET. Buena primera Q por cierto!

Respuestas (1)

Dado que el ancho del canal está determinado por la altura (y también por el grosor, que desea mantener pequeño) de la aleta, si desea una relación W/L grande (para lograr, por ejemplo, una mayor corriente de drenaje), entonces necesita crear finFET de múltiples aletas, lo que da como resultado muchos finFET en paralelo.

ingrese la descripción de la imagen aquí

En la imagen de arriba, la distancia entre el drenaje y la fuente (es decir, el ancho de la compuerta azul, a lo largo del eje de la aleta) es la longitud del canal. La cantidad 2 ⋅ H F i norte + T F i norte define el ancho del canal.

También es posible que desee compartir la puerta (sin conectar las fuentes y los drenajes en paralelo) en otras aplicaciones, como memorias o funciones lógicas.

Aquí hay una microscopía electrónica de muchos finFET que comparten la misma puerta.

ingrese la descripción de la imagen aquí

Como último comentario: sé que esto sería bastante difícil de representar gráficamente, pero en su imagen, ¡falta la delgada capa dieléctrica que separa el sustrato de la puerta!

La omisión de la capa dieléctrica es bastante común en las imágenes de finfets, he encontrado. ¿Creo que es para evitar que la compleja figura 3D sea aún más complicada?
¿Transistores múltiples (FinFET) compartiendo una puerta?
RespuestasAquíPolítica de privacidad1y, 1v