Implementación de puerta NAND

La siguiente imagen muestra un diagrama de circuito extremadamente simplificado. Entiendo la lógica detrás de eso. diagrama extremadamente simplificadoSin embargo, la otra imagen (abajo) es la que no entiendo. Muestra un diagrama de circuito que implementa la puerta NAND. Entiendo cómo funcionan las puertas NAND. Sin embargo, no entiendo el circuito a la izquierda de la imagen. La tabla de verdad muestra la salida correcta de una compuerta NAND; sin embargo, según el diagrama del circuito a la izquierda de la imagen, si A y B son 0, la salida para Y no debería ser 0 también. Tampoco entiendo el símbolo junto a los alfabetos. No sé cómo fluye la corriente en el diagrama del circuito también. ¿A alguien le importaría explicar cómo funciona esto? Gracias.ingrese la descripción de la imagen aquí

Los símbolos junto a las letras A y B representan transistores.
Hey, gracias por la respuesta. Sí, acabo de darme cuenta de eso. Pero, ¿qué hay de los valores en la tabla de verdad? ¿Puedes explicar cómo funciona eso?
Tenga en cuenta que los pequeños círculos en algunas de las puertas implican inversión, es decir, el transistor está APAGADO cuando su entrada es '1' y ENCENDIDO cuando es '0'.
@ user859385 La tabla de verdad es solo una forma más corta y bonita de decir "Cuando A es 0 y B es 0, Y debe ser 1. Cuando A es 0 y B es 1, Y debe ser 1". etcétera. (este en particular también está codificado por colores con azul para las entradas y amarillo para las salidas)

Respuestas (3)

En VLSI, los transistores con el pequeño círculo en sus puertas son los transistores de canal p, mientras que los que no lo tienen son los de canal n.

Cuando la puerta del transistor de canal n está en el nivel GND (y la fuente también está en GND), está en el estado de corte (OFF). No hay conducción entre el drenaje y la fuente. Cuando está a 3,3 V, la corriente fluye entre el drenaje y la fuente, lo que hace que el drenaje también esté en GND (ENCENDIDO).

Cuando la puerta del transistor de canal p está en VDD (3.3V en su caso) (y la fuente también está en VDD), está en estado de corte (OFF). No hay conducción entre el drenaje y la fuente. Cuando está en GND, la corriente fluye entre el drenaje y la fuente, lo que hace que el drenaje también esté en VDD (ENCENDIDO).

En la tabla de verdad suponga que 0 = GND y 1 = VDD (+3.3V).

Ahora averigüe en qué estado está cada uno de los cuatro transistores para las 4 combinaciones de las entradas A y B. Esto le ayudará a comprender los niveles de salida Y.

Para AB=00, ambos transistores de canal n están desactivados y ambos transistores de canal p están activados, lo que provoca Y=VDD (1)

Para AB=01 o 10, solo uno de los transistores de canal n está APAGADO y solo uno de los transistores de canal p está ENCENDIDO, lo que aún causa Y = VDD (1)

Para AB = 11, ambos transistores de canal n están encendidos y ambos transistores de canal p están apagados, lo que provoca Y = GND (0)

Así es como funciona el circuito para cada uno de los casos que se muestran en la tabla de verdad para una puerta NAND:

ingrese la descripción de la imagen aquí

Tenga en cuenta que para una o ambas entradas = 0 (bajo), la salida es 1 (alto o 3.3v). Esto se debe a que los dos transistores paralelos superiores se están invirtiendo, por lo que si las entradas son bajas, los transistores correspondientes estarán encendidos, conectando 3.3v a la salida. Mientras tanto, uno o ambos transistores en serie estarán apagados, por lo que se impide que la conexión a tierra se conecte a la salida. Esto sigue la regla NAND, si cualquiera de las entradas (o ambas) es 0, la salida es 1.

Sin embargo, si ambas entradas son altas (1 o 3.3v), entonces los dos transistores en serie están encendidos, conectando la salida a tierra (baja o 0v). Se impide que 3.3v se conecte a la salida ya que ambos transistores paralelos estarán apagados ya que sus entradas inversoras son altas. Esto corresponde a la regla NAND, si ambas entradas son 1, la salida es 0.

Creo que su diagrama 'extremadamente simplificado' es lo que está causando la confusión. Eso no es un inversor CMOS, es un inversor pmos. Notarás que nunca lleva la señal a tierra, lo cual es un problema cuando hablamos de dispositivos con un consumo de corriente muy pequeño.

El segundo diagrama, de la puerta nand, es cmos. Eso es semiconductor de óxido de metal complementario. Tiene un circuito pmos (que son los transistores con el círculo en la compuerta) que está conectado entre v y la salida, y el circuito nmos opuesto lógico conectado entre la salida y 0. El punto es que el circuito puede conducirse alto o bajo sin el uso de resistencias pull-up que desperdician energía.

Básicamente, los dispositivos superiores son transistores pmos, se cierran cuando la entrada es 0 y se abren cuando es 1 (por lo tanto, la burbuja en la puerta), los dispositivos de abajo son opuestos. Si tomamos el caso de A = B = 0, vemos que los dos dispositivos superiores están cerrados y los dispositivos inferiores están abiertos, por lo que la salida se convierte en 1

Implementación de puerta NAND
RespuestasAquíPolítica de privacidad1y, 0v