Estoy haciendo un diseño usando System Generator, y tengo algunas dudas si mi diseño se puede realizar en una FPGA Virtex 4.
Alguien sabe que puedo hacer para comprobar esto?
Realice el curso DSP de Xilinx: eso le dará una idea muy buena de la cantidad de recursos que consumen varias operaciones de tipo dsp, y luego podrá estimar en su cabeza.
De lo contrario, solo tendrás que construirlo y ver. Para tener una idea rápida, genere el NGC a partir del bloque sysgen y use FPGAOptim para mostrarle qué bloques están usando qué cantidad de qué recurso. No será la respuesta final final, pero dentro de un pequeño porcentaje del recuento de LUT. (Divulgación completa: escribí FPGAOptim en el trabajo)
Bueno, siempre hubo solo una forma universal de averiguarlo: ejecute la síntesis de su diseño para el FPGA de destino y vea si funciona y cumple con las limitaciones de tiempo.
peterstone
connor lobo
kevin vermeer
peterstone