Aumento de la utilización de FPGA en un núcleo de System Generator al actualizar de ISE 13.2 a ISE 14.7

Tengo un núcleo de generador de sistema enorme desarrollado originalmente con la versión 13.2. Actualmente estamos actualizando algunos proyectos a la última versión de ISE, la 14.7.

En el paso final consolidamos el proyecto generado por SysGen, evitando jerarquías y aplanando y optimizando el diseño. Esto se puede lograr con la opción -read_cores optimizar xst en el modo de línea de comandos, y el resultado es un archivo NGC optimizado único.

En la versión 13.2 esta estrategia de síntesis da un resultado del 19% de ocupación, pero en la 14.7 el resultado es un 36%!!! de ocupación. Estoy intentando cambiar las opciones de síntesis para mejorar el resultado, sin resultados positivos...

¿Alguna idea de lo que ha cambiado entre versiones?

Atentamente

Un comentario estúpido: ¿podría ser que está optimizando "para velocidad" mejor en la versión reciente, por lo que utiliza más recursos disponibles?
Hola Dzarda, es posible, pero probando estrategias de Área, el resultado es casi el mismo. No sé si la versión de Matlab podría tener alguna influencia en el resultado final.
Dudo que Matlab tenga la culpa. ¿Puede planAhead brindarle información? No uso System Generator, pero espero que incluso una jerarquía plana muestre los núcleos IP de Xilinx como no planos, planAhead debería poder brindarle la utilización de recursos para cada uno. Al comparar la netlist para ambos diseños, ¡puede que tenga un culpable!
@DavidQuiñones Enfrenté un comportamiento similar cuando compilé una sola unidad (compleja) frente a varias (hasta todas las interesantes) unidades en el IC seleccionado (fijo). También depende de cuántas señales de la unidad bajo prueba se enrutan fuera del chip (es decir, se conectan a los pines), porque la optimización (por defecto) elimina las redes y los registros sin carga. Quizás este sea tu caso también.

Respuestas (1)

Al examinar el núcleo resultante con PlanAhead, descubrí que los archivos de informes de síntesis generados por el sintetizador XST de las versiones 13.2 y 14.4 proporcionan valores de ocupación erróneos .

Este error se resuelve en la versión 14.7 y el valor de ocupación real es del 36%. De hecho, siempre han sido el 36%.

Jonathan, gracias por el consejo de usar PlanAhead!!

Atentamente

Aumento de la utilización de FPGA en un núcleo de System Generator al actualizar de ISE 13.2 a ISE 14.7
RespuestasAquíPolítica de privacidad1y, 0v