Sumador de anticipación de acarreo: ¿qué sucede con el bit de acarreo?

Recreé y tratando de entender por diversión y aprendizaje el circuito que se puede ver aquí en la segunda página: Enlace . Esto es básicamente un sumador anticipado de 4 bits, pero hay una cosa que no puedo entender. Si habrá 1111 y el bit de acarreo será 1, parece que no hay forma de pasar un acarreo a la siguiente unidad. Activar y desactivar el bit de acarreo es irrelevante para la salida (me refiero aquí a la información de salida sobre el acarreo). Tal vez me falta algo/lo recreé mal o hay alguna lógica en la unidad de "salida de transporte", ¿alguien podría explicarlo y mostrar cómo deberían verse las conexiones entre ese tipo de sumadores? :)

Puede descargar este circuito recreado en CEDAR Logic Simulator aquí .

¡Saludos!

Respuestas (1)

La entrada de acarreo para cada subunidad sumadora (marcada como "PFA") se encuentra en la parte inferior del esquema de la subunidad. Se inyecta a través de la subunidad de acarreo de ondulación, que se duplica para cada unidad sumadora.

Ahora veo cuál es el problema.

La razón por la que el CLC tiene salidas G y P es para conectarse en cascada a otro CLC, de modo que los acarreos de orden superior puedan mirarse hacia adelante (¿anticipado?). Sin embargo:

Si solo hay cuatro bits en el sumador, entonces el circuito lógico usado para C 1 puede usarse para generar C 4 a partir de estas dos salidas; más adelante nos referiremos al bloque lógico C 1 como OC (Acarreo de salida) para generar el acarreo de salida desde un sumador, en este caso, C 4 .

Por lo tanto, debe duplicar las puertas AND y OR en el LSb del CLC para obtener C 4 de G 0-3 y P 0-3 .

Es difícil para mí imaginar las conexiones, ¿quizás tienes algunos gráficos de circuitos (o enlaces) o podrías hacer uno basado en mi archivo cdl? Eso ayudaría no solo a mí :).
¿Te refieres a la conexión entre C4 de la unidad sumadora anterior y C0 de la siguiente?
Sí, exactamente :).
Pero... eso es... un solo cable...
Bueno, no en un caso de mi circuito, verá que hay UNA entrada para llevar y DOS salidas además de 4 bits y, sin embargo, en ciertas situaciones, el acarreo no está emitiendo incluso si creo que debería, de ahí mi pregunta. Deberías mirar el circuito al que me refiero :).
Si su circuito no coincide con lo que está en el PDF, lo ha hecho mal.
Es posible que esté cometiendo algún error estúpido, ya que no tengo la educación adecuada y trato de resolver esto por mí mismo, pero este circuito parece tener dos "salidas" (además del resultado real de 4 bits): una llamado G0-3 y uno llamado P0-3, por lo que la pregunta es: a dónde conduce y cómo se conecta a otras unidades, ya que claramente solo hay una "entrada de acarreo" en esta unidad.
Ah, creo que lo entendí, así que solo necesito usar el mismo patrón que usé dentro de estas unidades para conectar sumadores de 1 bit :). Algo así como recursividad. Gracias, ahora lo tengo! :)
Sumador de anticipación de acarreo: ¿qué sucede con el bit de acarreo?
RespuestasAquíPolítica de privacidad1y, 0v