¿Cómo es la complejidad temporal del sumador O(log n) del acarreo anticipado? ¿Puede explicar en términos de retrasos en la puerta?
Podríamos pensar en un sumador anticipado de acarreo como compuesto de dos "partes"
El la complejidad surge de la parte que genera el acarreo, no del circuito que agrega los bits.
Ahora bien, para la generación del bit de acarreo, necesitamos realizar un AND entre (n+1) entradas (si tiene dudas sobre el motivo, puede ver este enlace)
La complejidad del sumador se reduce a cómo realizamos esta operación AND. Si tenemos compuertas AND, cada una con un fan-in (número de entradas aceptadas) de , entonces podemos encontrar el AND de todos los bits en tiempo. Esto se representa en notación asintótica como .
Espero que ayude
RoyC
Pico de voltaje
Arteezy
Sahil Singh
Arteezy