Separación de dos circuitos integrados digitales de alta velocidad

Anteriormente, diseñé una PCB que incorpora este chip ADC . Tiene un bus digital de 10 señales algunas de las cuales son de 40MHz.

En este momento tenemos una placa de circuito impreso de cuatro capas y el ADC está conectado directamente a un FPGA Spartan-S6 con trazas de ~1,5", que se ejecuta sobre un plano de tierra. El sistema funciona bien tal como está, a pesar de mi conocimiento nulo del diseño digital de alta velocidad. .

Ahora, sin embargo, necesitamos separar el ADC y el FPGA en dos PCB separados. Así que vamos a necesitar 10 señales digitales (unos 40 MHz) que viajen 10". Preferiría minimizar la radiación del cable. Las entradas ADC de alta impedancia ya están protegidas, pero creo que es importante tener en cuenta EMI continuamente.

Preguntas:

  • ¿Qué tipo de conjunto de conector/cable usar? El mundo de los conectores me resulta abrumador. ¿Son suficientes los cables de cinta IDC a 40 MHz? ¿Necesito líneas de transmisión de 50 ohmios? ¿Esas elegantes cintas mini-coaxiales? ¿Puedo usar algo estándar de la industria que esté preensamblado y que no cueste una fortuna?
  • ¿Podrá mi FPGA (y especialmente el ADC) controlar el cable de 10"? La lógica son niveles de 3,3 V. Estoy bastante seguro de que la hoja de datos del ADC ni siquiera menciona la fuerza del controlador. Sin embargo, en la sección de temporización especifican Salidas de carga de 100Kohm.
  • ¿Necesito modificar el diseño aparte de simplemente reemplazar la conexión directa con un cable más largo? ¿Cuánto necesito saber sobre líneas de transmisión para resolver este problema? Por ejemplo, he oído hablar de la importancia de la terminación de las señales FPGA.

Sé que SE odia las preguntas amplias... pero todavía estoy mejorando mi educación en EE; hasta ahora, esto es lo más complicado en lo que he trabajado.

El cable de cinta IDC estaba bien para IDE y SCSI a ese tipo de velocidad; eso podría proporcionar un ejemplo de cómo hacerlo.
Un buen recurso que uso es: books.google.com/…
Podría considerar cambiarse a un ADC diferente que use una interfaz serial diferencial moderna como LVDS o JESD204[B]. Eso sería fácil de manejar con un FPGA y hace su vida mucho más fácil desde una perspectiva de EMI/RFI.

Respuestas (1)

40 MHz corresponde a una longitud de onda de 7,5 metros. Siempre que limite el tiempo de subida y bajada de conducción para evitar excitar los armónicos altos, debería poder transmitir más de 10 pulgadas (~25 cm) sin pensar demasiado en las líneas de transmisión y la impedancia controlada.

¿Son suficientes los cables de cinta IDC a 40 MHz?

Por esta distancia, diría que sí. Proporcione tantas líneas de tierra como pueda permitirse para evitar la diafonía entre carriles y reducir la radiación y la interferencia.

¿Podrá mi FPGA (y especialmente el ADC) manejar el cable de 10"?

Puede calcular la capacitancia de la línea y compararla con la hoja de datos de FPGA para ver.

O simplemente puede almacenar en búfer con un 74LVC244 u otra parte de búfer lógico y estará bien. Proporcionaría una ubicación para una resistencia en serie en cada salida para permitirle aumentar los tiempos de subida y bajada si es necesario.

Sin embargo, en la sección de temporización especifican salidas de carga de 100Kohm.

En este caso (para las salidas ADC), el almacenamiento en búfer es probablemente una buena idea.

¡Gracias! ¿La capacitancia de la línea se refiere a pF/ft (o equivalente)? ¿O es la capacitancia a tierra? ¿Cuál es la cifra correspondiente a verificar en la hoja de datos de FPGA?
Considere ambas fuentes de capacitancia de carga. En la hoja de datos de FPGA, vea qué carga capacitiva especifican para el estándar lógico que desea usar.
En este caso, almacenar en búfer el ADC es una muy buena idea para evitar que AGND y AVcc del ADC se utilicen como referencias de unidad.
Tiene un DVDD separado, pero AGND y DGND son el mismo plano (como se sugiere en la hoja de datos). ¿Cómo evita el almacenamiento en búfer que GND se use como referencia de unidad? Todo está referenciado a GND.
@ThreePhaseEel ¿Podría explicar la referencia de la unidad?
@Jay, probablemente quiera decir que si las unidades de salida del ADC manejan una carga de alta capacitancia (como un cable largo), crearán más corriente de conmutación a través de la conexión a tierra. Si los terrenos digital y analógico son los mismos, esto podría acoplarse al ADC como ruido. Si usa un búfer externo, es más fácil asegurarse de que estas corrientes de tierra no afecten al ADC.
Entonces, el IC del búfer estará en la placa ADC, pero ¿obtendrá alimentación y tierra de la placa base externa?
Exactamente cuál es la mejor manera de hacerlo depende de los detalles que no haya compartido. No puede tener una tierra totalmente separada porque entonces las señales del ADC a los búferes no funcionarían. Pero debe estar conectado para que las corrientes de retorno de los búferes no se acoplen al ADC.
De acuerdo, publicaré una pregunta por separado sobre la conexión a tierra y el almacenamiento en búfer. Los conceptos de acoplamiento de corriente de retorno se me escapan, pero probablemente parezca fuera del alcance de esta pregunta. Gracias por tu ayuda.
Separación de dos circuitos integrados digitales de alta velocidad
RespuestasAquíPolítica de privacidad1y, 0v