Salida de compuerta AND cuando las entradas están abiertas

Mi problema es sobre AND-gate cuando sus entradas están abiertas. Quiero saber: ¿Cuál es la salida cuando las entradas están abiertas? ¿La salida es Z (abierta) o 0?

¿Cuál es su idea acerca de esta estructura de transistor AND-gate?

dos transistores Y estructura de compuerta

( Fuente de la imagen )

Mi respuesta a la estructura anterior es que la salida es 0 cuando las dos entradas están abiertas, o al menos una de ellas es 0.

Respuestas (2)

La respuesta depende del diseño de la puerta AND.

Una puerta TTL tradicional tratará una entrada no conectada como una lógica alta, por lo que la puerta AND con dos entradas no conectadas tendrá una salida alta.

Para una puerta CMOS, el resultado es mucho menos predecible. La entrada desconectada puede variar hacia arriba o hacia abajo, dependiendo de los campos estáticos cercanos. En el peor de los casos, se desplaza a un voltaje intermedio y solo cambia parcialmente la salida, lo que provoca un calentamiento excesivo de la puerta. O la salida podría oscilar entre alta y baja (nuevamente lo que lleva a calentar el circuito).

Una salida de alto Z es poco probable en cualquier caso, aunque podría ser el resultado de algo así como una simple lógica de diodo cableado.

Editar:

La puerta AND de 2 transistores en su sitio vinculado no es un diseño TTL tradicional ni un diseño CMOS.

ingrese la descripción de la imagen aquí

Este circuito tratará una entrada no conectada como baja, ya que es la corriente que fluye hacia las bases del transistor lo que define una entrada "alta" para este circuito.

como diseñador de nivel de sistema (diseño lógico), ¿debo saber acerca de las estructuras de las puertas para diseñar un sistema?
Sí, tendrá que saber algo sobre la tecnología subyacente. Probablemente nunca debas dejar una entrada desconectada. Pero a menudo necesitará conocer los retrasos de propagación de sus puertas, la capacidad de distribución, las corrientes de fuga de entrada, etc.
No estoy de acuerdo. Como diseñador lógico (la lógica como algo matemático), no debería necesitar saber sobre la tecnología utilizada, podrían ser tubos de vacío o relés, por lo que sabe, el aspecto lógico seguirá siendo el mismo. Tenga en cuenta que en un nivel tan abstracto no puede existir una entrada desconectada, por lo que no surge el problema por el que preguntó.
@WoutervanOoijen, si quieres definirlo así, seguro. Pero nadie que yo conozca es estrictamente un diseñador lógico. Están interesados ​​en diseñar circuitos digitales que funcionen, no abstracciones matemáticas.
Pero entonces, los muchachos que conozco están haciendo en su mayoría diseños de muy alta velocidad y complejidad relativamente baja.
"La entrada desconectada puede variar hacia arriba o hacia abajo, dependiendo de los campos estáticos cercanos". O responder a campos dinámicos locales, actuando como un receptor inalámbrico.
@sadeghyeganehzadeh - "como diseñador de nivel de sistema (diseño lógico) ¿debo saber acerca de las estructuras de las puertas para diseñar un sistema?" No precisamente. A nivel de sistema, lo único que le importa es la disipación de potencia y la velocidad de la familia lógica. A nivel de circuito, entonces sí. Las diferentes familias lógicas tienen diferentes requisitos de E/S (busque ECL para algo realmente diferente, no es que ya nadie use ECL). Pero eso no es una preocupación a nivel del sistema. Por supuesto, puede estar utilizando una definición diferente de "nivel de sistema" del estándar.
@WhatRoughBeast Diseñé un circuito (P)ECL esta semana.
@ThePhoton - Je. Solo sabía que había algunos tipos retro por ahí. Ah, por los buenos viejos tiempos de 10K y 100K. Y calentándose las manos en la salida de refrigeración de un sistema grande.
"No es que ya nadie use ECL" -- bueno, algunos locos lo intentan . :) De todos modos, no puedo decir que haya visto exactamente el diseño anterior para una puerta antes, pero claramente es básicamente el mismo principio que NMOS, solo con BJT en lugar de MOSFET.
Cuanto más amplia sea su base de conocimientos, menos a menudo fallarán sus sistemas y menos personas morirán.

Para la puerta simple de dos transistores que se muestra en su enlace, la salida será baja cuando cualquiera de las entradas esté abierta; si un transistor no tiene corriente de base, tampoco tendrá corriente de colector.

En una compuerta AND real, el resultado de una entrada abierta dependerá del circuito real de la compuerta, que será más complejo que dos transistores.

Para la lógica bipolar TTL, la entrada generará corriente, por lo que aparecerá como una lógica alta si no está conectada.

Para la lógica CMOS, las entradas son puertas FET que tienen una impedancia muy alta; en ese caso, una entrada desconectada puede oscilar aleatoriamente entre alta y baja.

Salida de compuerta AND cuando las entradas están abiertas
RespuestasAquíPolítica de privacidad1y, 1v