Resistencias de terminación SDRAM: ¿son necesarias?

Si la frecuencia/el tiempo de subida y la distancia son lo suficientemente altos como para causar problemas, entonces sí, necesita una terminación.

Modelo de línea de transmisión

Con un rastro más largo de 97 mm, creo que probablemente se saldrá con la suya sin ellos (dados los resultados de los cálculos a continuación) Si tiene un paquete de PCB que maneja modelos IBIS y simulación a nivel de placa (por ejemplo, Altium y otros paquetes costosos), simule su configuración y juzgue los necesita de los resultados.

Si no tiene esta capacidad disponible, puede hacer algunos cálculos aproximados usando SPICE.
Tuve un pequeño lío con LTSpice , aquí están los resultados (no dude en corregir las cosas si alguien ve un error)

Si asumimos:

• El tiempo de subida de la señal de entrada de la RAM es de unos 2 ns
• PCB es FR4 con un Er o ~4.1
• El grosor del cobre de PCB es de 1 oz = 0,035 mm
• Altura de seguimiento sobre el plano del suelo = 0,8 mm
• Ancho de trazo = 0,2 mm
• Longitud de la pista = 97 mm
• La entrada de datos de RAM es de 10kΩ en paralelo con 5pF (capacitancia de la hoja de datos, resistencia seleccionada para una entrada LVTTL típica ya que no se proporciona nada; la hoja de datos es bastante mala, por ejemplo, ¿¡la corriente de fuga en la página 21 se da como 10A!?)
• La impedancia del controlador es de 100 Ω (tomada de los valores altos/bajos de salida de la hoja de datos y la corriente -> Vh = Vdd - 0,4 a 4 mA, por lo que 0,4 V/4 mA = 100 Ω)

Usando wCalc (una herramienta de cálculo de línea de transmisión) configurada en modo microstrip y marcando los números, obtenemos:

• Zo = 177,6 Ω
• L = 642,9 pH/mm
• C = 0,0465 pF/mm
• R = 34,46 mΩ/mm
• Retardo = 530,4 ps

Ahora, si ingresamos estos valores en LTSpice usando el elemento de línea de transmisión con pérdida y simulamos, obtenemos:

Aquí está la simulación del circuito anterior:

A partir de este resultado, podemos ver que con una impedancia de salida de 100 Ω no deberíamos esperar ningún problema.

Solo por interés, supongamos que tuviéramos un controlador con una impedancia de salida de 20 Ω, el resultado sería bastante diferente (incluso a 50 Ω hay un sobreimpulso/insuficiencia de 0,7 V. Tenga en cuenta que esto se debe en parte a la capacitancia de entrada de 5pF que causa el timbre, el sobreimpulso a 2 ns sería menor sin capacitancia [~ 3.7 V], por lo que, como señala Kortuk, verifique los parámetros agrupados también, incluso si no se trata como un TLine; vea el final):

Una regla general es que si el tiempo de demora (tiempo para que la señal viaje desde el controlador hasta la entrada) es más de 1/6 del tiempo de subida, entonces debemos tratar la traza como una línea de transmisión (tenga en cuenta que algunos dicen 1/8, otros digamos 1/10, que son más conservadores) Con un retraso de 0.525 ns y un tiempo de subida de 2 ns dando 2/0.525 = 3.8 (<6) tenemos que tratarlo como un TLine. Si aumentamos el tiempo de subida a 4ns -> 4 / 0.525 = 7.61 y hacemos la misma simulación de 20 Ω nuevamente obtenemos:

Podemos ver que el timbre es mucho menor, por lo que probablemente no sea necesario tomar ninguna medida.

Entonces, para responder a la pregunta, suponiendo que estoy cerca de los parámetros, entonces es poco probable que omitirlos le cause problemas, especialmente porque elegí un tiempo de subida/bajada de 2ns, que es más rápido que la hoja de datos LPC1788 (p.88 Tr min = 3 ns, Tfall min = 2,5 ns)
Sin duda, poner una resistencia en serie de 50 Ω en cada línea probablemente no estaría de más.

Modelo de componentes concentrados

Como se señaló anteriormente, incluso si la línea no es una línea de transmisión, aún podemos tener un timbre causado por los parámetros agrupados. La traza L y el receptor C pueden causar mucho timbre si la Q es lo suficientemente alta.
Una regla general es que, en respuesta a una entrada de paso perfecta , un Q de 0,5 o menos no sonará, un Q de 1 tendrá un 16 % de sobreimpulso y un Q de 2 un 44 % de sobreimpulso.
En la práctica, ninguna entrada de paso es perfecta, pero si el paso de la señal tiene una energía significativa por encima de la frecuencia resonante de LC, habrá un timbre.

Entonces, para nuestro ejemplo de impedancia del controlador de 20 Ω, si solo tratamos la línea como un circuito agrupado, la Q será:

$Q = \dfrac{\sqrt{\dfrac{L}{C}}}{Rs} = \dfrac{\sqrt{\dfrac{62.36 nH}{9.511 pF}}}{20 \Omega} = 4.05$

(La capacitancia es 5pF de capacitancia de entrada + capacitancia de línea - se ignora la resistencia de línea)

La respuesta a una entrada de paso perfecto será:

$V_{overshoot} = 3.3 V \cdot e^{-\dfrac{\pi}{\sqrt{ (4 \cdot Q^2) - 1}} } = 2.23 V$

Entonces, el pico de sobreimpulso en el peor de los casos será 3.3V + 2.23V = ~ 5.5V

Para un tiempo de subida de 2 ns, necesitamos calcular la frecuencia de resonancia LC y la energía espectral por encima de esta debido al tiempo de subida:

Frecuencia de llamada = 1 / (2PI * sqrt(LC)) = 1 / (2PI * sqrt(62.36nH * 9.511pF)) = 206MHz

Frecuencia de llamada =$\dfrac{1}{2 \pi \cdot \sqrt{LC}} = \dfrac{1}{2 \pi \cdot \sqrt{62.36nH \cdot 9.511pF}}$= 206 MHz

Un tiempo de subida de 2 ns tiene una energía significativa por debajo de la frecuencia de "rodilla" (regla general), que es:

0,5 / Tr = 0,5 / 2 ns = 250 MHz, que está por encima de la frecuencia de llamada calculada anteriormente.

Con una frecuencia de codo de exactamente la frecuencia de llamada, el sobreimpulso será aproximadamente la mitad de la entrada de paso perfecta, por lo que a ~1,2 veces la frecuencia de codo probablemente estemos viendo alrededor de 0,7 de la respuesta de paso perfecta:

Entonces 0,7 * 2,23 V = ~1,6 V

Pico de sobreimpulso estimado con tiempo de subida de 2 ns = 3,3 V + 1,6 V = 4,9 V

La solución es reducir el Q a 0,5, lo que corresponde a un$\dfrac{\sqrt{\dfrac{L}{C}}}{0.5}$= 162 Ω de resistencia (160 Ω servirá).
Con la resistencia del controlador de 100 Ω de arriba, esto significaría una resistencia en serie de 60 Ω (por lo tanto, "agregar una resistencia en serie de 50 Ω no estaría de más" arriba)

Simulaciones:

Simulación de paso perfecto:

Simulación de tiempo de subida de 2 ns:

Solución (con 100 Ω Rdrv + 60 Ω resistencia en serie = 160 Ω total R1 añadido):

Podemos ver que agregar la resistencia de 160 Ω produce la respuesta críticamente amortiguada de sobreimpulso de 0 V esperada.

Los cálculos anteriores se basan en reglas generales y no son del todo exactos, pero deberían acercarse lo suficiente en la mayoría de los casos. El excelente libro "Diseño digital de alta velocidad" de Jonhson y Graham es una excelente referencia para este tipo de cálculos y mucho más (lea el capítulo de ejemplo de NEWCO para obtener información similar a la anterior, pero mejor: gran parte de lo anterior se basó en el conocimiento de este libro)

Altera recomienda su uso con algunos tipos de SDRAM en este documento, pero dice que se pueden evitar usando una terminación interna para FPGA y SDRAM, si se ofrece. Ninguna de las placas FPGA que tengo con SDRAM tiene terminación externa en las conexiones y los dispositivos no tienen terminación interna. Parece que deberían usarse, idealmente, pero en la práctica a menudo se dejan de lado. Deberías salirte con la tuya.