¿Qué se debe tener en cuenta al dimensionar anchos de traza para señales lógicas digitales?

Para las trazas que transportan una corriente CC estática, es bastante fácil calcular el ancho mínimo de la traza en función de la ampacidad requerida de la traza. Sin embargo, no estoy seguro de qué se debe considerar al dimensionar un seguimiento para CMOS, TTL, etc.

Por ejemplo, si tiene flexibilidad en el apilamiento de la placa y puede hacer que la pista sea más delgada o más ancha y aun así cumplir con los requisitos de impedancia, ¿cuáles son las razones para hacer que la pista sea más ancha o más delgada?

¿Las diferentes familias lógicas requieren diferentes consideraciones para los anchos de seguimiento?

¿Existen razones para no hacer que los trazos lógicos digitales sean lo más delgados posible para permitir una mayor densidad de enrutamiento con menos diafonía?

Respuestas (2)

A menos que esté haciendo cosas de alta frecuencia, donde necesita comenzar a preocuparse por la línea de
transmisión de sus pistas y controlar adecuadamente las impedancias, generalmente debería estar bien con el tamaño que prefiera.

Las pistas más delgadas tienen mayor resistencia, las pistas más gruesas tienen más capacitancia (particularmente cuando se encuentran sobre planos de tierra). La carga capacitiva de trazas gruesas sobre un plano de tierra poco espaciado podría ser un problema potencial, aunque, en general, para encontrar tales problemas, es probable que de todos modos se acerque al dominio de RF.

La mayoría de los dispositivos lógicos modernos tienen entradas de muy alta impedancia, por lo que una mayor resistencia de rastreo no es un gran problema. Siendo realistas, existe una gama bastante amplia de anchos de traza que funcionarían bien en la mayoría de las aplicaciones lógicas de baja velocidad. Como tal, tiendo a elegir lo que parezca mejor, pero esa es una medida completamente subjetiva. Una ventaja de los trazos un poco más gruesos es que son más fáciles de cortar y soldar, si necesita hacer modificaciones en la tabla en algún momento, pero cualquier cosa puede modificarse si tiene tiempo.

"La mayoría de los dispositivos lógicos modernos tienen entradas de muy alta impedancia, por lo que una mayor resistencia de rastreo no es un gran problema". Hasta ahora solo he tratado con CMOS de baja potencia. ¿Puede ser más específico (tal vez ejemplos) de familias lógicas donde el ancho de traza delgado (y, por lo tanto, una mayor resistencia) puede causar problemas?
@cdwilson: como dije, para la lógica más común (por ejemplo, casi todo lo disponible hoy en día), el ancho de seguimiento no es importante. Realmente no hay "familias" lógicas que tengan diferentes requisitos, excepto ECL y probablemente algunos otros oscuros con los que no estoy familiarizado. En su mayor parte, la importancia de la traza de resistencia y la impedancia tiende a aumentar con la velocidad, en todas las familias lógicas.

cdwilson, ¿qué tan delgado puedes ir? La mayoría de las tiendas de tableros no permiten anchos de trazo < 5 mils. A menos que esté enrutando pistas muy largas (> 12 "), no me preocuparía por hacer que el espacio entre las pistas sea lo que sea que la tienda de pcb diga que es su mínimo. Eso será lo más ajustado posible para empaquetar las pistas. Sin embargo, si decide utilizar el ancho mínimo de trazo y el espaciado mínimo, Y está ejecutando un bus ancho en paralelo durante muchas pulgadas, es posible que desee tener cuidado ya que la conmutación simultánea puede acoplarse a una línea que se supone que no debe cambiar. no la frecuencia (tanto) que mata, es la tasa de borde que causa estragos.