Qué resistencias pull-up o pull-down usar en circuitos lógicos CMOS

Utilizo muchos circuitos "alámbricos o" donde, en lugar de usar una puerta lógica en un paquete IC, simplemente uso diodos (por ejemplo, 1n4148) en una puerta de destino que tiene una resistencia pull-up o pull-down en su entrada (dependiendo en la función lógica que necesito). Encontré esto bastante confiable y he usado hasta 5 diodos (hasta ahora) para hacer una función tan lógica.

Con los circuitos CMOS estoy encantado de poder hacer esto con resistencias de muy alto valor. Donde podría usar algo en el rango de 1K a 5K en un circuito TTL, estoy usando hasta 100K con circuitos CMOS. Por supuesto, esto ayuda a mantener bajo el consumo de corriente.

Mi pregunta es "¿a qué problemas podría exponer mis circuitos un enfoque de este tipo?" Usar resistencias pull-up/down de muy alto valor es algo que quiero hacer, pero leí un artículo (de TI) que sugiere el rango de 1K a 10K incluso para la lógica CMOS. Eso me pareció contra-intuitivo. ¿Hay alguna sorpresa desagradable que pueda esperarme al usar resistencias de alto valor?

100k suele ser bueno. 1M y, a veces, 10M pueden funcionar, pero las circunstancias específicas pueden sorprenderlo. || Los valores altos de R dan constantes de tiempo RC que pueden empezar a tener importancia en algunos casos. | !N4148 es una fuga baja. Tenga cuidado con Schottky: Vf bajo pero puede tener un Ir terrible. | La carga puede variar los resultados, pero por lo general no es un problema importante. || Soy un poco viejo -= Jugué esos juegos hace unos 50 años :-). || Con juego lógico de diodos con disparadores schmitt hexagonales CMOS de 74x14. Te encantará lo que se puede conseguir con ellos. Delays, osciladores, monoestables, flip-flops, store, mod/demod PWM! :-), amplificador de audio Clase D! :-), ... .
Los circuitos de alta impedancia también son más susceptibles a las interferencias. Los valores de resistencia muy altos pueden hacer que las entradas se disparen de forma espuria.
Como varios han dicho, el acoplamiento de otros nodos puede causar problemas a medida que aumentan los tamaños de R. Ambos capacitivos, inductivos y de fuga son arrancadores. Las corrientes de fuga también tienen un mayor efecto. Esperaría que 100k sea razonablemente seguro, 1m generalmente seguro y 10m más riesgoso. Depende mucho del cct y del contexto. 10k es seguro para puertas de granero, excepto quizás durante los intercambios nucleares.
Esta discusión y finalmente la respuesta que acepté me ha sido muy útil. Gracias a todos.

Respuestas (1)

la alta resistencia hace que el circuito sea más lento y más susceptible a las interferencias electromagnéticas.

Si sus circuitos son lentos y sin estado, probablemente no importe

algunas partes con estado (como los flip-flops) necesitan una cierta velocidad de borde y podrían comportarse mal si los bordes son demasiado lentos.

Muchas partes de CMOS (casi todas las partes modernas) establecen la tasa mínima de cambio para las entradas.
Sí, las partes lógicas de "partes con estado" (como y puertas) generalmente no lo hacen.
Qué resistencias pull-up o pull-down usar en circuitos lógicos CMOS
RespuestasAquíPolítica de privacidad1y, 2v