¿Qué causa esta rodilla en la caída de voltaje de drenaje de mi MOSFET?

La pendiente del voltaje de drenaje depende de la capacitancia de drenaje de puerta Cgd. En caso de flanco descendente, el transistor debe descargar Cgd. Además de la corriente de carga para la resistencia, también tiene que absorber la corriente que fluye a través de Cgd.

Es importante tener en cuenta que Cgd no es un simple capacitor sino una capacitancia no lineal que depende del punto de operación. En saturación, no hay canal en el lado de drenaje del transistor y Cgd se debe a la capacitancia superpuesta entre la puerta y el drenaje. En la región lineal, el canal se extiende hacia el lado del drenaje y Cgd es más grande porque ahora la gran capacitancia de puerta a canal está presente entre la puerta y el drenaje.

A medida que el transistor cambia entre la región de saturación y la lineal, el valor de Cgd cambia y, por lo tanto, también la pendiente del voltaje de drenaje.

El uso de LTspice Cgd se puede inspeccionar mediante la simulación del "punto de funcionamiento de CC". Los resultados se pueden ver utilizando "Ver/Registro de errores de especias".

Para un Vgs de 3,92 V, Cgd es aproximadamente 1,3 npF porque Vds es alto.

   Name:          m1
Model:      irf2805s
Id:          1.70e-02
Vgs:         3.92e+00
Vds:         6.60e+00
Vth:         3.90e+00
Gm:          1.70e+00
Gds:         0.00e+00
Cgs:         6.00e-09
Cgd:         1.29e-09
Cbody:       1.16e-09

Para un Vgs de 4V, Cgd es mucho más grande con alrededor de 6.5nF debido a los Vds más bajos.

Name:          m1
Model:      irf2805s
Id:          5.00e-02
Vgs:         4.00e+00
Vds:         6.16e-03
Vth:         3.90e+00
Gm:          5.15e-01
Gds:         7.98e+00
Cgs:         6.00e-09
Cgd:         6.52e-09
Cbody:       3.19e-09

La variación de Cgd (etiquetada como Crss) para diferentes polarizaciones se puede ver en el siguiente gráfico tomado de la hoja de datos.

El IRF2805 es un transistor VDMOS que muestra un comportamiento diferente para Cgd. Desde Internet :

El transistor MOSFET de doble difusión vertical discreto (VDMOS) que se usa popularmente en las fuentes de alimentación de modo de interruptor de nivel de placa tiene un comportamiento que es cualitativamente diferente a los modelos MOSFET monolíticos anteriores. En particular, (i) el diodo del cuerpo de un transistor VDMOS está conectado de manera diferente a los terminales externos que el diodo de sustrato de un MOSFET monolítico y (ii) la no linealidad de la capacitancia de drenaje de puerta (Cgd) no se puede modelar con el simple graduado capacitancias de modelos MOSFET monolíticos. En un transistor VDMOS, Cgd cambia abruptamente alrededor de cero voltaje de drenaje de puerta (Vgd). Cuando Vgd es negativo, Cgd se basa físicamente en un capacitor con la compuerta como un electrodo y el drenaje en la parte posterior de la matriz como el otro electrodo. Esta capacitancia es bastante baja debido al grosor de la matriz no conductora. Pero cuando Vgd es positivo, la matriz es conductora y Cgd se basa físicamente en un capacitor con el espesor del óxido de la puerta. Tradicionalmente, se han utilizado subcircuitos elaborados para duplicar el comportamiento de un MOSFET de potencia. Se escribió un nuevo dispositivo especiado intrínseco que encapsula este comportamiento en aras de la velocidad de cómputo, la confiabilidad de la convergencia y la simplicidad de los modelos de escritura. El modelo de CC es el mismo que un MOSFET monolítico de nivel 1, excepto que la longitud y el ancho predeterminados son uno para que la transconductancia se pueda especificar directamente sin escalar. El modelo AC es el siguiente. La capacitancia puerta-fuente se toma como constante. Se encontró empíricamente que esto es una buena aproximación para los MOSFET de potencia si el voltaje de la fuente de la puerta no es negativo. La capacitancia de drenaje de puerta sigue la siguiente forma empíricamente encontrada:

Para Vgd positivo, Cgd varía como la tangente hiperbólica de Vgd. Para Vdg negativo, Cgd varía como el arco tangente de Vgd. Los parámetros del modelo a, Cgdmax y Cgdmax parametrizan la capacitancia de drenaje de la puerta. La capacitancia de fuente-drenaje es suministrada por la capacitancia graduada de un diodo de cuerpo conectado a través de los electrodos de fuente de drenaje, fuera de las resistencias de fuente y drenaje.

En el archivo del modelo se pueden encontrar los siguientes valores

Cgdmax=6.52n Cgdmin=.45n

ACTUALIZACIÓN: Mario obtuvo la respuesta correcta arriba, así que dejo esta solo por interés histórico. Este comportamiento parece tener mucho que ver con que sea un VDMOS (al igual que muchos MOSFET de potencia que deduzco), lo que podría explicar por qué muchos de los recursos MOSFET generales (que tienden a centrarse en MOSFET monolíticos) no mencionaron este fenómeno.

Vale, justo cuando estaba a punto de desistir de entender esto, las interwebs me han concedido un bocado:

Esto es de la nota de aplicación AN-401 de IXYS , página 3.

No hay explicación de la física del dispositivo detrás de esto, pero estoy lo suficientemente satisfecho con esto por ahora. Esta curva bien explicaría la inflexión que estoy viendo.

Mis intentos de explicármelo con la dinámica de la capa de inversión de canales han terminado en perplejidad. No veo un punto de inflexión claro en lo que entiendo que parece cuando$V_{GS}$=$V_{DS}$. (Estas son mis mejores inferencias, no algo oficial que leí en alguna parte). Tenga en cuenta que usé$V_{GD}$aquí ($V_{GS} - V_{DS}$), algo poco convencional, sabiendo que$V_{GD}=0$era lo que buscaba :)

Si alguien tiene una referencia o conoce la física lo suficientemente bien como para explicar la curva anterior, estaría muy agradecido. Daré la cookie de respuesta correcta a cualquiera que pueda :)

Tengo una pregunta: ¿por qué la pendiente debe ser lineal?

De hecho, durante 150 ns de meseta de Miller, la resistencia del canal MOSFET cae desde casi infinito hasta un valor muy pequeño. Incluso cae linealmente, el voltaje de salida del divisor formado por R = 100 ohmios y R DS de MOSFET no es lineal.

Y existe una dependencia no lineal de R DS en la carga de la puerta; no puede encontrarlo en las hojas de datos, pero sabemos que no es lineal.

Por lo tanto, este comportamiento es natural.

En mi opinión, tiene una configuración de prueba realmente buena , sin embargo, no es bueno conducir MOSFET de potencia desde una fuente de 50 ohmios en un circuito de potencia real.