¿Puedo combinar un PLL y un DDS?

Necesito una frecuencia controlable para usar en un transceptor de radio con un rango de 3 a 50 MHz (es decir, de 80 a 6 m). La frecuencia debe ser seleccionable mediante un microcontrolador. Debido a que los chips como el Si5351 tienden a dar birdies, quiero usar un DDS. Sin embargo, eso significaría un oscilador de cristal de >100 MHz ya que, hasta donde yo sé, todos los chips DDS requieren una señal de entrada al menos dos veces más rápida. No es tan fácil obtener un oscilador de cristal de >100MHz, y quiero usar partes comunes tanto como sea posible.

¿Sería factible usar un oscilador de cristal de frecuencia más baja y un PLL para ampliarlo? Específicamente, estoy pensando en el ADF4002 PLL con el AD9913 DDS. ¿O hay otras opciones que me estoy perdiendo?

También debe tenerse en cuenta que, al multiplicar, las compensaciones o derivas de frecuencia iniciales se incrementarán por el mismo múltiplo. Al dividir las compensaciones iniciales y la deriva se dividirán.
Si puede encontrar un oscilador de 50MHz, hay formas muy fáciles de duplicar su salida, como una puerta XOR y un retardo RC en una entrada, limpie eso con un circuito sintonizado de 100MHz y tendrá un reloj estable de 100MHz.
En mi opinión, un transceptor está hecho con un montón de mezcladores de frecuencia, PLL, filtros. No conozco el nuevo enfoque de usar DDS en radio, pero tal vez hayas subestimado toda la parte analógica y ahora el único problema es el DDS. Un bloque esquemático ayudaría a comprender todas las etapas/mezcladores de su transceptor.
@MarkoBuršič, por lo que sé, no es tan nuevo. Estoy inspirado en el ATS3b 2007 de Steve Weber, KD1JV. El manual está aquí , los esquemas relevantes están en las páginas 28–29. Este usa un oscilador de 60 MHz y un DDS, pero no PLL, lo que significa que la frecuencia máxima es de 30 MHz, por lo que admite la banda de 10 m, pero no la de 6 m. La razón por la que quiero usar un DDS y no un VCO tradicional es que quiero poder configurar la frecuencia con un microcontrolador.
@BrianDrummond idea interesante, experimentaré con eso. Quizás podría considerar agregarlo como respuesta.
Puede usar un DDS diferente, como AD9958 que tiene un PLL interno para el reloj del sistema, luego puede ir a 30MHz con una gran cantidad de margen restante.

Respuestas (5)

Si puede encontrar un oscilador de 50MHz, hay formas muy fáciles de duplicar su salida, como una puerta XOR y un retardo RC en una entrada, limpie eso con un circuito sintonizado de 100MHz y tendrá un reloj estable de 100MHz.

esquemático

simular este circuito : esquema creado con CircuitLab

La relación de espacio de marca de salida depende de los niveles de conmutación lógica y RC: aquí he establecido la "vida media" de un borde filtrado RC en 5 ns (50% de un ciclo de 100MHz) - t (1/2) = 0.693 *RC) entonces RC = 7 ns. Es posible que deba ajustar para tener en cuenta la impedancia de la fuente, la capacitancia parásita, la longitud de seguimiento de la placa, etc.

Sugiero un filtro LC para limpiarlo, seguido de un tampón para cuadrarlo si es necesario. Esto debería reducir la fluctuación si la relación de espacio de marca de entrada no es del 50%; también mejorará la relación de espacio de marca debido a errores RC.

Era bien conocido mucho antes del clásico libro blanco de Xilinx de Peter Alfke, "Seis piezas fáciles" , que incluye una variante (n. ° 4) que usa un flip-flop y un inversor para proporcionar el retraso, más limpio que un RC o una línea de retraso dentro de un FPGA.

¿Ha considerado simplemente usar circuitos multiplicadores de frecuencia? un PLL es, por supuesto, otra opción, pero eso requiere más componentes y debe asegurarse de que su bucle sea estable, etc. un método de multiplicación de enteros.

Gracias por la rápida respuesta. Quizás estoy usando el término 'PLL' incorrectamente. El ADF4002 aparece como 'Integer-N PLL'. ¿No es eso lo que quiere decir con 'método de multiplicación de enteros'? Si no, ¿cómo encontraría un chip usando el método de multiplicación de enteros?
Un PLL es un sistema más complicado. Existen dispositivos que pueden simplemente duplicar/triplicar/etc. la frecuencia de una señal de entrada, generalmente mediante el uso de alguna forma de comportamiento no lineal. Un PLL es un sistema que controla la frecuencia de un oscilador completamente separado (que generalmente es la salida) y luego compara esa frecuencia (o esa frecuencia dividida por una cierta cantidad con una frecuencia de referencia de entrada. De esta manera tiene un circuito de retroalimentación. Ellos puede brindarle mucho más control sobre la salida y un mayor rendimiento, pero es mucho más complicado hacerlo bien.
Además, el ADF4002 que sugiere aún requiere un VCO externo para funcionar.
Ya veo, gracias por la explicación. ¿ Serían los multiplicadores de frecuencia de Analog Devices lo que quiere decir? Estoy sorprendido por su precio, aunque, por supuesto, funcionan a frecuencias increíblemente altas.
Es posible que se haya referido al conocido tripler, que pone una forma de onda puntiaguda (muchos terceros armónicos) en un filtro LC (sintonizado con el tercer armónico). Como su espectro se superpone ampliamente al espectro clásico de radioaficionados, aquí encontrará un libro lleno de ideas interesantes... amateurradiosales.co.uk/product-page/…
Los multiplicadores de dispositivos analógicos que enumera @Keelan están fuera de su alcance (creo que ninguno de ellos llega a la frecuencia que desea). Los trucos comúnmente usados ​​para triplicar son, de hecho, usar el tercer armónico de una forma de onda. Para duplicar, puede usar un diodo simple (rectificación) y obtener el segundo armónico de eso.

¿Sería factible usar un oscilador de cristal de frecuencia más baja y un PLL para ampliarlo?

Construí un PLL a partir del ADF4111 (muy similar al ADF4002) que generó 400 MHz usando un oscilador colpitts de colector común con un varicap para la sintonización de VCO y funcionó muy bien. Usé un pequeño PIC para cargar los valores de registro y, bueno... funcionó a la primera. Mi reloj de referencia era de 10 MHz.

El circuito formaba parte de un modulador de FM para un sistema de transmisión de datos (10 Mbps) y los datos se atenuaban y se acoplaban a CA en el pin de sintonización del varicap.

¿O hay otras opciones que me estoy perdiendo?

¿Quizás hay algunos chips DDS que ya tienen un PLL integrado?

Sus opciones también dependen de la respuesta espuria, por lo tanto, el ruido de fondo no aleatorio que experimentará. Los DDS tienen salidas espurias, así como ruido de fase causado por todos los circuitos que tocan los puntos de cruce por cero de las actividades internas de temporización/división del DDS.

Puede construir Philmore Pll exp-1 o Pll-2, entrada directa de teclado y cubrir todas las frecuencias desde 100 Khz hasta 180 MHz y la versión -2 va de Vhf a microondas. Todavía compras estos kits en eBay. Creo que Philmore está fuera del negocio, pero el gran error del millón de dólares fue que no hay una compensación de 10 7 NHS, por lo que el Pll solo se puede usar como transmisor y la imagen está protegida contra escritura. No se puede encontrar la fuente, qué desperdicio de talento, el programador ya no está con nosotros.

¿Puedo combinar un PLL y un DDS?
RespuestasAquíPolítica de privacidad1y, 0v