filtro de paso bajo de síntesis digital directa

Estoy diseñando un generador de onda sinusoidal usando un chip dds (ad9833). Los parámetros del sistema son:

  • rango de frecuencia de 1-12 MHz
  • espuelas y armónicos hasta -50 dBc
  • Potencia de salida al menos 10 dBm

Dado que la frecuencia está cambiando, el corte del filtro de paso bajo tiene que ser ajustable. Mi primer pensamiento fue tener un banco de capacitores controlado por mosfet, pero las capacitancias del transistor limitan el rango del corte. También probé varactores pero tengo problemas para simularlos en LTSpice. Me gustaría que este circuito fuera un filtro LC. El último recurso es tener diferentes filtros para diferentes frecuencias clave, como 1 MHz, 2 MHz, 4 MHz, 8 MHz, 16 MHz, pero ¿cómo cambiaría entre filtros usando un microcontrolador?

No, las características del filtro solo dependen de la frecuencia del reloj maestro (frecuencia de muestreo), no de la frecuencia de salida real.
Creo que podría estar decepcionado con la salida sinusoidal en las frecuencias más altas: el DAC de salida solo puede actualizarse a 25 MHz y una onda sinusoidal de 12 MHz se verá excepcionalmente granulada. Sugeriría que se use un chip o método diferente.

Respuestas (1)

No es la frecuencia de la señal de salida para la que está diseñado su filtro, sino el reloj que se ejecuta a través de las entradas tabuladas dentro del DDS.

La señal de reloj externa que se proporciona es lo que impulsa el cambio en la salida. Su filtro de paso bajo estará diseñado para esta frecuencia. Eche un vistazo a la siguiente sección de las pautas de Analog para sus productos DDS:

http://www.analog.com/en/analog-dialogue/articles/dds-genera-formas-de-onda-de-alta-calidad-eficientemente.html

ingrese la descripción de la imagen aquí