¿Primitivo flip-flop FDCE en Altera Quartus?

Me gustaría conocer el equivalente primitivo de Altera Quartus al flip-flop FDCE en Xilinx ISE.

Creo que la primitiva DFFE podría funcionar, sin embargo, no estoy seguro de la equivalencia de los pines CE y CLR; también el pin PRN me confunde.

Aquí hay un enlace a la documentación de Altera que he estado usando hasta ahora.

ingrese la descripción de la imagen aquí

¿Por qué necesitas una primitiva? ¿No puede escribirlo como código portátil, VHDL genérico o Verilog?
Estoy bastante seguro de que será una solución correcta. Pero en este punto estoy tratando de mapear funciones entre los dos IDE por razones educativas.

Respuestas (1)

Las versiones más nuevas de Quartus tienen envoltorios para diferentes tipos básicos de flip-flop. Puede encontrar una lista de todas las primitivas aquí: Lista de primitivas para Quartus 15

Aquí está el componente DFFE:

COMPONENT DFFE
  PORT (
    d    : IN  STD_LOGIC;   -- Data input
    clk  : IN  STD_LOGIC;   -- Clock
    clrn : IN  STD_LOGIC;   -- Clear (Reset, low-active)
    prn  : IN  STD_LOGIC;   -- Preset (low-active)
    ena  : IN  STD_LOGIC;   -- (Clock) Enable
    q    : OUT STD_LOGIC    -- Data output
  );
END COMPONENT;

Fuente: http://quartushelp.altera.com/15.0/mergedProjects/hdl/prim/prim_file_dffe.htm

Documentación de Altera obsoleta:

Existe la Guía Primitiva de Bajo Nivel de Quartus .

Aquí está la celda básica de flip-flop:

COMPONENT DFFEAS
  PORT (
    d      : IN  STD_LOGIC;
    clk    : IN  STD_LOGIC;
    clrn   : IN  STD_LOGIC;
    prn    : IN  STD_LOGIC;
    ena    : IN  STD_LOGIC;
    asdata : IN  STD_LOGIC;
    aload  : IN  STD_LOGIC;
    sclr   : IN  STD_LOGIC;
    sload  : IN  STD_LOGIC;
    q      : OUT STD_LOGIC
  );
END COMPONENT;

Quartus tiene solo una primitiva, mientras que Xilinx ofrece diferentes envoltorios para la misma primitiva.

¿Primitivo flip-flop FDCE en Altera Quartus?
RespuestasAquíPolítica de privacidad1y, 0v