Estoy diseñando una PCB apilable de cuatro capas que tiene nrf52832
SoC con chip
antena (tecnología Johanson 2450AT18B100). Es una placa BLE (2,45 GHz). Esta es la primera vez que diseño una PCB con una antena. Estoy usando kicad
el software EDA. La acumulación de mi diseño es:
Voy a agregar muchas vías (a 1/12 de frecuencia de RF que será de 2,45 GHz). La antenna
pieza aún no está completa porque todavía tengo que recibir algunas especificaciones de mi casa de fabricación de PCB. Cambiaré el ancho y la forma considerando antenna feed
la distancia entre el plano de la señal y el plano de tierra. Tengo una pregunta con respecto al cálculo del ancho de la línea de alimentación de la antena. Dado que tengo cuatro capas, ¿puedo usar la fórmula de la guía de ondas coplanar con el plano de tierra inferior? ¿El plano de potencia y la capa inferior no afectarán la impedancia de la guía de onda coplanar? ¿Debo tener en cuenta la presencia de power layer
y bottom layer (actually solid ground plane)
.
NOTA: El otro sensor en la parte izquierda de mi diseño es un CCD (TCD1304) que es básicamente un sensor de imagen lineal.
Lo que quiero de la comunidad es una sugerencia sobre la PCB y revisar mi diseño para RF. Dado que esta es la primera vez que diseño una placa de este tipo, no quiero diseñar una PCB que no funcione o funcione con un rango muy corto. Las imágenes de mi PCB se dan a continuación:
Después de revisar la hoja de datos de mi antena de chip y las sugerencias de Johanson Technology, puedo ver que han sugerido un plano de tierra grande para el cual no tengo espacio. Puede ver las imágenes de mi diseño arriba, ya que he marcado el área para la antena (7 mm x 23 mm).
La siguiente imagen está tomada de la sugerencia de diseño de Johanson Technology:
EDITAR: obtuve especificaciones de mi casa de fabricación (vea la imagen a continuación :)
He actualizado mi diseño después de calcular el ancho para la línea de alimentación de antena de 50 ohmios (que resulta ser 21 mils). Las imágenes del diseño actualizado son:
De la hoja de datos de la antena de chip:
https://www.johansontechnology.com/datasheets/antennas/2450AT18B100.pdf
Parece que conecta una línea de transmisión de 50 ohmios al chip, luego anula la tierra de cobre y los planos de alimentación debajo del chip según sus instrucciones. Este no es un diseño tan malo, y el uso de la antena de chip evita que tenga que hacer una antena más precisa en el tablero. Por lo general, son una mala idea, porque las restricciones para su placa se vuelven más estrictas y probablemente requerirán algunas iteraciones de diseño para hacerlo bien, además de costosos equipos de prueba para caracterizar. Así que estás en un buen camino.
Lo que debe recordar al diseñar impedancia controlada es obtener las especificaciones sobre el ancho de la traza y la acumulación de capas del proveedor de la placa que va a utilizar. Lo ayudarán a definir esas cosas en su diagrama de acumulación de capas, y también los anchos de traza para diferentes impedancias controladas. No confíe en su propio software; Siempre ve con el fabricante de la placa.
En mi experiencia, cuanto más cortas puedas mantener tus líneas de transmisión, mejor. En su imagen de arriba, ¿por qué no disminuir la distancia de C23 a L1? Minimiza esto; intente tener un lanzamiento lo más corto posible en su antena de chip. Mantenga los componentes de red coincidentes: parecía que tenía un mejor rendimiento en la hoja de datos.
Miguel
abhiarora
filo
abhiarora
turbo j
abhiarora
abhiarora
lm317
abhiarora