Esta es una pregunta para principiantes. Sé cómo funcionan las puertas lógicas con BJT básicamente para proporcionar una acción de encendido y apagado. El estado APAGADO ocurre cuando el transistor está bloqueado en la región de corte, y el estado ENCENDIDO ocurre cuando el transistor conduce entre el colector y el emisor.
Entonces, el estado ON ocurre tanto en la región activa como en la región de saturación. Me pregunto en los circuitos lógicos, ¿por qué es mejor saturar para obtener el estado ON en lugar de conducir en la región activa? La región activa parece evitarse. ¿Es eso para la estabilidad o la calefacción? ¿Por qué?
Usar el estado saturado significa que el voltaje de salida no depende de pequeñas variaciones del voltaje de entrada.
El uso de la región de saturación (o región de triodo para MOSFET) puede generar un consumo de energía muy bajo cuando la puerta se mantiene estable en el estado 1 o 0.
Sin embargo, hay familias lógicas que utilizan el modo activo directo para los transistores de salida en los estados 1 y 0. Por ejemplo, ECL (lógica acoplada al emisor). El beneficio de esto es que la lógica puede cambiar más rápidamente debido a que no tiene que mover suficiente carga dentro y fuera de la región base para moverse entre los estados apagado y saturado. El inconveniente es que ECL consume más energía que CMOS cuando la frecuencia de conmutación es baja.
En realidad, en la conmutación de potencia se saturan (para reducir las pérdidas de voltaje), pero en lógica, es mejor no saturar los transistores.
Los transistores saturados tienen tiempos de apagado dramáticamente más largos. Por lo tanto, el arte de usar transistores bipolares en circuitos lógicos es mantenerlos lo más cerca posible de la saturación (Vce bajo significa buenos niveles lógicos) sin incurrir en la penalización de velocidad de la saturación, como se explica aquí .
Tradicionalmente, la mayor parte del trabajo de conmutación se ha realizado con transistores NPN como interruptores del lado bajo, donde el apagado lento se ha visto como flancos ascendentes retrasados. (Los transistores NPN como interruptores del lado alto son seguidores emisores, que no se saturan, pero no t tire tan alto tampoco).
Esto condujo a los niveles lógicos asimétricos y a las fortalezas de la unidad que se ven en TTL tradicional, donde (desde un suministro de 5 V) se garantiza que el '0' lógico está por debajo de 0,8 V (pero normalmente Vce puede estar por debajo de 0,4 V) y se garantiza que el '1' lógico estar por encima de 2.4V.
GNZ