¿Por qué el cabezal de expansión GPIO de la placa Altera DE2-115 contiene alimentación de 5 V y 3,3 V pero el estándar IO no tiene 5 V?

1. El FPGA no usa 5V, pero algunas de las otras partes de la placa sí. (La pantalla LCD HD44780 que usan a menudo requiere 5 V en VCC, por ejemplo). Ya que está ahí, también podrían proporcionarlo en el conector de expansión en caso de que lo encuentre útil.

2. Absolutamente no. Los diodos de abrazadera son el último recurso y solo están destinados a proteger la FPGA de sobretensiones breves. Conectar una salida de 5V directamente a un pin FPGA hará que fluya una gran corriente a través del diodo de protección, destruyéndolo.

   Algunas placas de desarrollo que he visto utilizan resistencias en serie pequeñas (p. ej., 100 Ω) en las E/S de FPGA para limitar la corriente a través de los diodos de protección. Sin embargo, esto limita la velocidad de estas E/S y no recomendaría que confíe en esto para cambios de nivel grandes, como 5V a 3.3V.

   En pocas palabras: si necesita conectar una parte de solo 5V a un FPGA, use un cambiador de nivel real. Un 74LVC245 , por ejemplo.

Cambiadores de nivel.

Si desea ejecutar un circuito a 5 V, puede usar la línea de 5 V para alimentar su circuito. A continuación, utiliza los cambiadores de nivel de potencia de 3,3 V y 5 V para interactuar con los pines GPIO.

Si desea ejecutar su circuito a 1,5 V o 1,8 V (por ejemplo, las memorias de alta velocidad suelen tener esos niveles), simplemente puede usar un regulador para obtener la fuente de alimentación del circuito y luego establecer el estándar de E/S en 1,5. V o 1,8 V.

Si desea utilizar un dispositivo de 3,3 V, seleccione los niveles lógicos de 3,3 V. El hecho de que pueda seleccionar un voltaje más bajo, como 1,5 V, no significa que deba hacerlo. La elección está ahí para hacer coincidir el voltaje de E/S con cualquier circuito que haya conectado.

Finalmente, no , no está bien conectar una salida de 5V de un circuito directamente al pin FPGA, debe usar un cambiador de nivel. Si no lo hace, freirá el diodo de sujeción del pin de E/S y luego el pin de E/S mismo.

Esta información se puede encontrar en la hoja de datos de Cyclone IV en la página 12. En la Tabla 1-15 se establece claramente que el voltaje de entrada máximo (Vih max) es de 3,6 V para el estándar 3,3 VI/O.

Respuesta adicional al punto (1) más allá de la respuesta de Tom Carpenter : para ejecutar otros dispositivos, no necesariamente interactuando con la E / S digital FPGA. Trabajé con una placa de expansión de diseño personalizado para los conectores GPIO de 2x 40 pines de productos Terasic usando FPGA de Altera donde todas las señales digitales eran de 3.3V, pero algunos de los periféricos y otros dispositivos usaban +5V. Estos incluían ADC y DAC (E/S digital de 3,3 V, lado analógico de +5 V), una referencia de voltaje y los circuitos de amplificador operacional para el procesamiento de señales.

Si es necesario, los +5 V podrían incluso usarse para crear un suministro de voltaje "limpio" de 3,3 V u otro para dispositivos en la placa de expansión.

Para (2), la respuesta es mayoritariamente no . Sin embargo, aún es posible conectarse a la lógica de 5 V, con la protección correcta y circuitos adicionales. Cuando no pueda usar, como se prefiere, un IC de cambio de nivel, considere estas notas antiguas de la aplicación Altera:

• Nota de aplicación 107 (2001)
• Uso de dispositivos ciclónicos en sistemas de voltaje múltiple (C51011-1.3) (2008)

Sin embargo, estas notas de la aplicación se vuelven menos aplicables a medida que las interfaces de tecnología de E/S aumentan en velocidad y disminuyen en la compatibilidad de voltaje. Siempre que sea posible, intente utilizar los desplazadores lógicos.