Pines flotantes de FPGA, cuando se coloca una resistencia pull-up/down en la entrada o salida

Revisé mi hoja de datos de FPGA y descubrí que no hay resistencias pull-up / down en sus pines (solo un pull-up pero que debe habilitarse). Entonces, cuando enciendo mi circuito, durante una "gran" cantidad de tiempo, todos los pines IO de mi FPGA flotan. Como descubrí que la E/S flotante puede dañar algún dispositivo o crear problemas, quiero colocar algunas resistencias pullup/down.

¿Alguien puede adelantarme si es mejor una resistencia pullup o pulldown con qué valor? Encontré a alguien que aconseja pullup, pero en algunos casos puede ralentizar la señal, otros consejos pullup, lo mismo para los valores de resistencia.

Mi pregunta principal es: los pines flotantes pueden crear problemas solo en el pin de entrada de un dispositivo o también en los pines de salida (donde la entrada o la salida siempre se definen en el dispositivo)

No necesita pullups o pulldowns en pines FPGA flotantes. Estos chips están hechos para esta situación.
Pero los chips CMOS a los que se conectan pueden no serlo. Pull up pull down depende de cuál desee que sea el estado predeterminado de los pines para el dispositivo conectado cuando la salida está deshabilitada. Verificaría la hoja de datos y pensaría en eso. Los valores tradicionales son 10k o 4.7k y probablemente una tarifa más, pero realmente cualquier cosa en ese rango debería funcionar.
Las señales flotantes generalmente no pueden afectar los pines de salida, a menos que haya tanta interferencia en ellos que el voltaje inducido exceda los rieles de suministro.
Mientras leía la Guía del usuario de SelectIO para Spartan-6 FPGA de Xilinx, encontré esto:By default, the Xilinx ISE development tools automatically configure all unused I/O pins as input pins with individual internal pull-down resistors to GND. This default behavior is controlled by the UnusedPin BitGen option.

Respuestas (1)

Esta respuesta fue dada por un miembro del personal de Xilinx a la misma pregunta en los foros de Xilinx :

En http://www.xilinx.com/support/documentation/user_guides/ug191.pdf , página 18, el pin HSWAPEN, si se conecta a tierra, habilitará los pullups débiles en todos los pines IO antes de la configuración.

Después de la configuración, un pin se puede configurar para subir o bajar, o permanecer flotante (efectivamente tri-estado) o subir o bajar, según el estándar de E/S elegido. No hace daño que los alfileres floten.

El valor predeterminado en el software probablemente no sea algo en lo que le gustaría confiar. Es mucho mejor diseñar el IO para que haga lo que usted quiere que haga y declararlo explícitamente.

Sin embargo, creo que el valor predeterminado es un menú desplegable débil para los pines no utilizados.

El pull up débil y el pull down débil a menudo pueden ser demasiado débiles: se recomienda una resistencia del valor adecuado si hay un estándar que está tratando de cumplir, en lugar de confiar en el pull up o down interno débil.

Austin
Austin Lesea
Ingeniero principal
Xilinx San José

Pines flotantes de FPGA, cuando se coloca una resistencia pull-up/down en la entrada o salida
RespuestasAquíPolítica de privacidad1y, 0v