Mi pregunta es simple: ¿no debería un MOSFET mantener la puerta cargada siempre que no se aplique un voltaje negativo o al menos cero para descargar, es decir, apagar el MOSFET?
Estoy probando algunos experimentos con MOSFET de potencia como IRF540 e IRFP450 aplicando 12V entre puerta y fuente por un momento, desconecto la fuente de voltaje (el transistor está desconectado de todo) y mido el voltaje entre puerta y fuente. Esperaba 12V en la lectura pero mi multímetro marca 0V. entendí algo mal? ¿Es esto normal o mi MOSFET está roto?
Si la capacitancia de su fuente de compuerta es (digamos) 1nF y la impedancia de entrada de su multímetro es de 1M ohm, entonces es mejor que sea rápido porque la impedancia de entrada descargará 1nF en aproximadamente 5 * CR = 5 milisegundos.
Incluso si la capacitancia de entrada fuera de 10 nF y su multímetro de 10 Mohm, se descargará en aproximadamente medio segundo.
La puerta tiene una capacitancia fija y su medidor tiene una resistencia de carga. Su medidor descargará ese capacitor como un circuito RC, lo que significa que aunque el capacitor comience cargado, para cuando su medidor tenga la oportunidad de leer, probablemente solo muestre 0V. Un osciloscopio probablemente mostraría la curva de descarga.
Tenga en cuenta que la puerta también es extremadamente susceptible a la carga estática cuando está flotando así, por lo que simplemente tocarla con su medidor podría explotarla a menos que esté usando muñequeras y tapetes estáticos, etc.
Recurso relacionado: demasiado grande para un comentario:
Se hizo mención de voltaje estático y transistores grandes.
Una puerta MOSFET tiene un voltaje máximo permitido debido a la capa dieléctrica MUY delgada entre la puerta y el canal. Para un voltaje específico dado, no importa si el dispositivo es pequeño, grande o enorme: exceda Vgs max en una pequeña cantidad desconocida y muere. La puerta para canalizar el óxido se rompe y el dispositivo generalmente se destruye.
Un dispositivo muy grande MY tiene una capacitancia Cgs mayor y, por lo tanto, lo salva de descargas de carga más pequeñas que no son suficientes para proporcionar la carga necesaria para obtener el voltaje lo suficientemente alto. Pero, en general, necesita una carga muy pequeña en comparación con lo que está disponible para exceder Vgs max.
En general, los FET de voltaje más bajo (Vds bajo) tienen Vgs máx. más bajos, pero esto no es una correspondencia 1:1. Los FET de voltaje de umbral de compuerta muy bajo (por ejemplo, encendido por debajo de 1 V) a menudo tendrán Vgsmax de solo 10 V y algunos son tan bajos como ~ + 5 V, pero esto es raro. La mayoría de los FET especifican 20 V Vgsmax, pero esto debe verificarse caso por caso.
Donde Vgs puede exceder Vgsmax, un zener con polarización inversa desde la puerta hasta la fuente generalmente brinda suficiente protección. Cuando Vgate_drive supere a Vzener, el equilibrio se reducirá entre la unidad y la resistencia de compuerta y esto debe diseñarse para ello.
Si se usa una carga inductiva, entonces es MUY inteligente usar el zener Zgs como se indicó anteriormente para disipar el exceso de energía acoplada a la compuerta desde el circuito de drenaje mediante el acoplamiento de capacitancia de Millar.
Nick Alexeev
marcas