He leído en varias notas de aplicación que existe una región llamada meseta de Miller donde la corriente en el Cgd es tan grande que casi no entra corriente en los Cgs manteniendo el voltaje de la puerta casi constante.
Se dice que el voltaje de Miller es el Vgs para el cual hay un cambio rápido en Vds para alguna carga ZL y corriente de drenaje Id. Entonces, si para algún voltaje de puerta, la corriente de drenaje es grande y si la impedancia también es grande, Vds tiene que caer muy bajo para acomodar esa corriente de drenaje.
Mi pregunta es la siguiente: ¿La velocidad a la que cae el voltaje de drenaje depende de la capacitancia de salida Cds del MOSFET? Si es así, ¿cómo se descarga la capacitancia de salida del MOSFET?
PD: Ninguna nota de aplicación parece considerar la capacitancia de salida del MOSFET, para las características de conmutación.
Miller Plateau no es una propiedad del FET en sí mismo, sino del FET en combinación con su circuito (principalmente la carga).
Esta explicación está algo simplificada e ignora algunas no idealidades de los FET.
Los FET tienen capacitancia entre la puerta y la fuente (en su mayoría constante) y la puerta para drenar (en FETS tipo LDMOS de alto voltaje, esto es grande cuando VGD es alto y pequeño cuando VD >> VG.
Los FET grandes también tienen un alto gm (cambio en la corriente de drenaje frente al cambio en VGS). Si tiene un FET con una carga de fuente de corriente 'perfecta', entonces el voltaje de drenaje no cambiará si VGS es menor que el valor requerido para conducir la corriente de carga; sin embargo, si VGS es solo un poco más alto, el voltaje de drenaje caerá (típicamente a unos 100 mV). Por lo tanto, un pequeño cambio en VGS conducirá a un gran cambio en VDS. El voltaje del condensador de la compuerta de drenaje tiene que cambiar durante este tiempo, y la corriente para hacerlo proviene del controlador de la compuerta.
A medida que el controlador lleva el voltaje de la puerta a casi el valor para conducir la corriente de carga, entonces VGS permanece constante y VDS comienza a caer. Toda la corriente del controlador de compuerta disponible fluye hacia el condensador CDG (y luego hacia el drenaje del FET junto con la corriente de carga).
Idealmente (con una corriente de controlador de compuerta pequeña, ILOAD constante, FET ideal y sin otros parásitos), VGS permanecería constante a medida que cae VDS.
Sin embargo, algunas no idealidades afectarán el comportamiento en la realidad.
La capacitancia de drenaje-fuente (y drenaje a granel) del FET también tuvo que descargarse; esta corriente también es conducida por el FET.
Los FET también tienen una impedancia de salida distinta de cero: se necesita un VGS ligeramente más alto para admitir una cierta corriente de drenaje a medida que cae el VDS.
CDG también es no lineal y cambia de valor en diferentes VDG.
Por lo tanto, Miller Plateau no es perfectamente plano y no se produce precisamente en el VGS necesario para admitir ILOAD.
La corriente de drenaje total es ILOAD + CDS * dVDS/dt + CGS * dVDG/dt. Por lo tanto, se requiere un VGS ligeramente más alto de lo esperado (a partir de mediciones de CC).
La impedancia de salida del FET significa que se requiere un VGS ligeramente mayor a medida que cae el VDS. Este aumento de VGS también toma parte de la corriente disponible del controlador de compuerta para cargar incrementalmente la capacitancia de VGS.
Una resistencia de carga (a diferencia de una corriente constante) requerirá un VGS notablemente diferente (para soportar el aumento de la corriente de carga) a medida que cae el voltaje de drenaje.
En la práctica, estas no idealidades suelen ser bastante pequeñas y una meseta de Miller es fácilmente observable cerca del VGS esperado.
Para la pregunta específica sobre la tasa de caída de VDS según la capacitancia de salida, sí, pero generalmente el efecto es pequeño, compare ILOAD con CDS.dVDS/dt.
En circuitos de alta potencia y velocidad de conmutación rápida (p. ej., consulte los convertidores DCDC) donde los tiempos de conmutación están en el rango de ns, puede haber un efecto notable de la capacitancia CDS en la velocidad de respuesta del voltaje de drenaje.
carloc
Farvez Farook