Estoy usando IRLML6346 NMOS en LTSpice . Su voltaje umbral es Vt = 0.95V . Tracé el gráfico de Vds (voltaje entre el drenaje y la fuente) frente a Ids (corriente del drenaje a la fuente) para diferentes valores de Vgs (voltaje entre la puerta y la fuente)
He escrito el voltaje de puerta Vgs a la derecha debajo de cada gráfico y el valor Vds aproximado después del cual el NMOS entra en modo de saturación.
Para Vgs = 4,5 , la saturación debe comenzar tan pronto como Vds >= Vgs-Vt. Por lo tanto, debe pasar al modo de saturación en 4,5-0,95 = 3,44 . Pero en la trama, entra en saturación a 5,4 voltios . De manera similar, para Vgs = 4 , la saturación debe comenzar en 4 - 0.95 = 3.05 , pero comienza en Vds = 4V .
Este mismo caso ocurre para todos los valores de Vgs. La saturación se produce mucho más tarde. ¿Por qué esto es tan?
Este es el circuito que he hecho.
¿Por qué el MOSFET no entra en modo de saturación tan pronto como Vds >= Vgs - Vt?
Te olvidaste de RdsOn * Ids.
Dado que Vds aumenta con Ids*RdsOn e Ids=Vds/RdsOn ,
Creo que la saturación lineal se define mejor como;
Puede sustituir RdsOn con otra ecuación y reducir más.
Entonces
un ciudadano preocupado