Tengo un CPLD que quiere +3.3v y tiene una corriente máxima permitida por pin de 8ma. Necesito suministrar una señal de reloj. El oscilador que seleccioné acepta 5v y emite niveles de 5v-ish. Me resulta difícil internalizar las hojas de datos del CPLD y el oscilador.
Ahora, la hoja de datos del oscilador dice que para mi velocidad de reloj (1 MHz), generalmente le gustan 10 ma ( corriente de suministro, típica ). Lo que significa que mientras haya 10ma disponibles a 5v ( voltaje de suministro, típico ), nos divertiremos mucho.
Aquí es donde me confundo. Dado que la salida del oscilador es de hasta 4,5 V ( Niveles de voltaje de salida ) y esto excede los 3,3 V requeridos por el CPLD, necesito agregar una resistencia. Pero no sé cuál debería ser la corriente.
Decidí arbitrariamente que permitiré que 4ma llegue al CPLD. Esto evitará que salga humo. El oscilador generará 16ma ( corriente de salida ), por lo que creo que esto no es un problema. ohmios:
(4.5v-3.3v) = .004R
1.2v = .004a * R
1.2v/.004a = R
300 ohms = R
Entonces, una resistencia de 300 ohmios entre la salida del oscilador y el pin del reloj del CPLD evitará daños al CPLD al limitar la corriente y reducir el voltaje a los límites requeridos por el CPLD.
P1: ¿Algo de esto tiene algún sentido?
P2: Supongo que cuando la hoja de datos dice que la corriente de salida para "1" es -16ma, esto significa que generará 16ma . ¿Por qué la hoja de datos del oscilador dice que la corriente "0" del oscilador es 16ma? Hubiera esperado 0.
EDITAR -
Guau, gracias por los excelentes comentarios. Buscaré un reloj compatible con 3.3v. Si bien en retrospectiva es solo una mejor idea, me sorprende que agregar una resistencia sea tan problemático. Parece que se usan con frecuencia en circuitos digitales.
Circuito de referencia... aquí está la hoja de datos para el CPLD . No he visto un circuito de referencia como tal. Sin embargo (¡chico, soy tonto!) Tengo una placa de desarrollo en funcionamiento a 3' de mí que luce un oscilador que tiene "8.000 G MEC AL8GS" estampado en la lata. (Supongo que ese es el oscilador. Parece uno. La única otra cosa cercana es un pequeño chip Atmel de algún tipo que sospecho que está relacionado con la programación JTAG).
Edición 2: no estoy casado con ninguna marca o tipo de oscilador en particular; para mis propósitos, un reloj de baja frecuencia está bien. Creo que cualquier cosa por encima de 500 KHz estaría bien. ¡Volvamos a DigiKey y Mouser!
Le recomiendo que encuentre el diseño de referencia para el CPLD y, si es posible, lo recree e incluso use los mismos componentes. La razón por la que las compañías ofrecen esto es porque quieren que comiences a usar su dispositivo y, a menos que tengas algunos requisitos exóticos, por lo general funciona.
No proporcionó la hoja de datos para el CPLD o el nombre, pero puedo decirle que debe elegir otro oscilador que sea compatible con 3.3V. Los CPLD normalmente no funcionan a 5 V y esto probablemente violará las especificaciones de la hoja de datos. Como dije anteriormente, seleccionar lo mismo que en el diseño de referencia (o encontrar cualquier otra placa que use el mismo chip en línea y ver qué están usando) será lo mejor. Tratar de reducir el nivel de la señal del oscilador es una muy mala idea porque introducirá todo tipo de problemas como capacitancia, frecuencias, ruido, etc. que son malos, malos, malos. Incluso el simple uso de resistencias presentará problemas que pueden causar que el CPLD funcione mal debido a toda la capacitancia y quizás a la carga.
Debe asegurarse de que la fuente de alimentación que tiene pueda proporcionar suficiente corriente para el peor de los casos de los CPLD. Según mi experiencia con los FPGA, las corrientes de irrupción son muy, muy grandes y rápidas, y debe planificar esto. Nuevamente, la recomendación es usar lo que sea que use un diseño de referencia y tal vez modificarlo según sea necesario.
CTS ahora fabrica un MX045LV idéntico que está especificado para 3.3V pero que no figura en el sitio de DK en este momento.
Al comparar estas especificaciones con el MX045 , parecen ser idénticas, excepto que se pueden configurar para ordenar de 1 a 108 MHz frente a 1 a 50 MHz para la serie LV. Esto es normal ya que los voltajes más bajos también reducen la velocidad máxima del inversor, pero su elección es la mínima para que su oscilador estándar de 5 V funcione correctamente a 3,3 V. No lo especifican de esta manera, ya que afecta su hoja de datos universal de 1~108 MHz y podría complicarlo para mostrar una frecuencia decreciente por escala de voltaje. Pero puedo decirle que la lógica CMOS estándar para las puertas inversoras 74HCUB04 más comúnmente utilizadas en tales diseños de osciladores funciona de 2 ~ 6 V a 1 MHz.
Tienes 3 opciones;
¿Su CPLD usa señales lógicas de 3.3V pero eligió un oscilador de 5V? Eso no tiene sentido. Su problema básico es que eligió el oscilador equivocado. Consigue uno que funcione con 3,3 V. Luego puede conectar su salida directamente al CPLD.
En cuanto a los requisitos actuales. La hoja de datos le dice qué puede manejar el oscilador y aún así proporcionar una señal dentro de sus otras especificaciones. No describió el CPLD, pero lo más probable es que su entrada de reloj sea una entrada digital CMOS normal, que tiene una impedancia muy alta. No se acercará a lo que el oscilador puede producir. No hay necesidad de tratar de limitar la corriente en la entrada del CPLD de alguna manera. La entrada de CPLD solo dibujará una pequeña cantidad en primer lugar.
Consiga un oscilador de 3,3 V y conecte su salida directamente a la entrada del reloj CPLD sin partes adicionales entre ellos, y todo estará bien. No olvide la tapa de derivación a través de los pines de tierra y alimentación del oscilador.
Tony Estuardo EE75