¿La salida masiva se usa deliberadamente en celdas DRAM?

Con respecto a la estructura de una celda DRAM con un MOSFET y una capacidad, ¿por qué la activación de la línea de palabra hace que el transistor se conecte?

Como aprendí, el MOSFET se vuelve conductor si U GS >> U umbral . Solo podía imaginar que la capacidad fuera la fuente, pero en este caso y si la celda DRAM se ha cargado antes, el MOSFET nunca se volvería conductor (en un futuro cercano antes de la descarga 'natural').

También leí en la Wikipedia alemana * que en realidad es el voltaje a través de Gate y Bulk U GB lo que controla la corriente entre Drain y Source. ¿Es este el caso del esquema que se muestra a continuación?
(Lamentablemente, esto no se señala explícitamente en muchos sitios de Internet, por lo tanto, mi pregunta aquí).

celda DRAM

Imagen con licencia CC-BY-SA 3.0 de JürgenZ. de Wikipedia: https://en.wikipedia.org/wiki/Dynamic_random-access_memory#/media/File:DRAM_cell_field_(detalles).png

* ) Feldeffekttransistor#Isolierschichtfeldeffekttransistor , segundo párrafo

y ¿por qué crees que Ugs no puede pasar por encima del umbral? ¿Qué pasa si la línea de palabras se conduce a, digamos, 10V?
@VladimirCravero Cierto, ¡eso funcionaría! Pensé que la línea de bits y la línea de palabras están impulsadas por la misma cantidad de voltaje.
@CMOS ¿Tiene claro que la fuente y el drenaje son relativos? Para el caso de un nFET, la fuente es lo que tenga el potencial más bajo.

Respuestas (1)

Aquí hay una imagen que espero les aclare las cosas. Tenga en cuenta que el resultado no es un 1 o un 0, sino un nivel que pasará a un "amplificador de detección" en la línea de bits.

linea de bits

¿La salida masiva se usa deliberadamente en celdas DRAM?
RespuestasAquíPolítica de privacidad1y, 0v