¿Por qué una celda DRAM necesariamente contiene un capacitor?

De algunas otras estructuras lógicas dinámicas, sé que las capacitancias parásitas en los nodos (puerta a drenaje/fuente, drenaje/fuente a capacitores a granel) se pueden usar para mantener la carga en ellos. Entonces, ¿por qué se necesita un condensador adicional en la celda DRAM?

¿No sería drenaje/fuente a capacitancia a granel proporcionando la misma funcionalidad si no hubiera condensador?

Y tal vez no esté necesariamente allí, pero proporciona una mejor funcionalidad. Si es el caso, ¿el capacitor está conectado al nodo para una capacitancia específicamente mayor?

ingrese la descripción de la imagen aquí

Es una cuestión de equilibrar la cantidad de capacitancia contra qué tan bien aislado está cuando el transistor está apagado, además de las consideraciones relacionadas con hacer que el circuito sea lo más denso posible. En la mayoría de los casos, resulta mejor tener un capacitor separado.
El condensador almacena el 1 (cargado) o el 0 (descargado).
Piense en cuántos otros condensadores de drenaje hay en una línea de bit, además de la inyección de carga desde la puerta. Se agregaría un límite dedicado para SNR.
@sstobbe entonces quiere decir que debe haber una capacitancia mucho mayor en el nodo de origen para superar la capacitancia total en la línea de bits.
@packt exactamente, tiene razón al afirmar que ya hay cierta capacitancia inherente al elemento de paso, pero no mucho en comparación con la línea de bits y cgs.

Respuestas (2)

La razón por la que DRAM necesita un gran condensador de almacenamiento es que debe poder cargar las líneas de bits. Las líneas de bits tienen una capacitancia parásita relativamente grande ya que conectan todos los transistores en una columna.

Las celdas DRAM están dispuestas en una cuadrícula. Las líneas de dirección de las filas están conectadas a las puertas de los MOSFET y las líneas de las columnas están conectadas a los amplificadores de retroalimentación. El proceso de lectura de un valor es:

1) Precargue la capacitancia parásita de la línea de columna a la mitad del umbral 2) Afirme una sola línea de fila. Cada MOSFET en esa fila se vuelve conductor, conectando el capacitor de almacenamiento a la línea de la columna. 3) El voltaje de la línea de la columna cambia ligeramente por encima o por debajo del umbral dependiendo de si el valor almacenado fue 0 o 1. 4) Lea y amplifique la señal en la línea de la columna. Esto impulsa la línea de la columna desde el umbral +/- épsilon hasta un 0 o 1 lógico completo. Dado que los transistores aún conducen, esto también recarga el capacitor de almacenamiento y, por lo tanto, realiza una "actualización".

Si el capacitor de almacenamiento es demasiado pequeño, el cambio de voltaje en el paso 3 no será suficiente para determinar el valor con precisión. Los condensadores pequeños también tendrían tiempos de actualización más cortos, lo que afectaría el rendimiento

Puede haber diseños de DRAM que usen la capacitancia intrínseca del MOSFET, pero la DRAM estándar usa capacitores apilados sobre el silicio o formados al grabar zanjas en el sustrato de silicio.

Para obtener más información sobre el funcionamiento de DRAM, consulte wikipedia: https://en.wikipedia.org/wiki/Dynamic_random-access_memory

En realidad, esta es una respuesta más adecuada que resalta las capacitancias parásitas en la línea de bits. Creo que este debería ser el punto principal de la respuesta como mencionó @sstobbe. Así que estoy marcando esto como el más útil.

Entonces, ¿por qué se necesita un condensador adicional en la celda DRAM?

Debido a que una celda de memoria necesita al menos 1 interruptor y 1 elemento de memoria para que sea direccionable, un mínimo de dos elementos. Hay memorias como SRAM que pueden usar solo transistores en una configuración biestable. De wikipedia "Son posibles las celdas de memoria que usan menos de cuatro transistores, pero tales celdas 3T o 1T son DRAM, no SRAM".

¿No sería drenaje/fuente a capacitancia a granel proporcionando la misma funcionalidad si no hubiera condensador?

Un capacitor sigue siendo un capacitor incluso si está solo entre el drenaje y la fuente. Sí, podría proporcionar la misma funcionalidad, pero ¿por qué agregaría y doparía silicio adicional y ocuparía más espacio si pudiera crear un capacitor con material p? Así es, ve por el capacitor para ahorrar costos.

Adivina cuál es más pequeño:

ingrese la descripción de la imagen aquíFuente: Dailytech

Si es el caso, ¿el capacitor está conectado al nodo para una capacitancia específicamente mayor?

Sí, el capacitor está conectado al transistor para una mayor capacitancia. La industria está tratando de hacer que las celdas sean más pequeñas todo el tiempo, por lo que tienen que inventar nuevas geometrías para almacenar suficientes electrones para que el voltaje no desaparezca la próxima vez que se lea la celda.

Recuerde, los condensadores y los transistores son buenas formas de modelar lo que sucede con miles de millones de electrones y diferentes materiales.

Bueno, los electrones siempre desaparecen en el amplificador sensor cuando se lee un bit, el truco es hacer que se queden hasta que se puedan leer de manera confiable.
En realidad, me refería a un único nmos con fuente flotante (sin condensador conectado). Pero en realidad lo respondió en su tercera respuesta con mayor capacitancia.
SRAM también tiene un condensador; no es un objeto separable, es la (s) capacitancia (s) de carga de la puerta.