Inversor CMOS: ¿razonamiento circular para entenderlo?

Estoy confundido por un pequeño detalle con el inversor CMOS. Tenga en cuenta que soy realmente un principiante en la "teoría" de CMOS. Aquí está el circuito eléctrico:

ingrese la descripción de la imagen aquí

En "primera vista", entiendo el principio. Si V i norte es alto ( V i norte = V D D ), entonces el PMOS estará abierto y el NMOS cerrado. De este modo V o tu t = 0 .

Recíprocamente, V i norte = 0 implica el PMOS cerrado y NMOS cerrado por lo tanto V o tu t = V D D

Mi pregunta

Tengo problemas cuando miro los detalles. Dejenos considerar V i norte alto por ejemplo. Un PMOS estará cerrado por V GRAMO S < V T pag < 0 (tensión de umbral), y V GRAMO S > V T norte > 0 para NMOS.

Pero para esto debo identificar donde están la fuente y el desagüe . Para identificar dónde está la fuente y el drenaje de un transistor, debo encontrar cuál tiene el voltaje más alto.

pero como no se V o tu t como puedo encontrarlos V o tu t es lo que trato de encontrar, así que se supone que no debo saberlo (de lo contrario, el razonamiento es circular) ...

¿Existe una suposición implícita de que "por diseño", para el circuito CMOS, cualquier voltaje en el circuito verificará 0 < V < V D D . Aplicando esto a V o tu t ¿Puedo deducir la fuente y el drenaje para ambos transistores y resolver mi problema?

Porque "en principio", podría imaginar algunos voltajes negativos y por eso identificar qué es fuente y drenaje no es sencillo aquí.

Úselo \$<stuff>\$para hacer que el látex funcione correctamente. Dibujó el esquema para etiquetar dónde deben estar la fuente y el drenaje. Hay una manera correcta y una manera incorrecta por cierto.
@Andyaka Usé $tex$ pero no funcionó. Probaré con el \$
@Andyaka para la fuente y el drenaje, esta es exactamente mi pregunta: ¿no se supone que el transistor es simétrico en el puerto donde fluye la corriente? ¿Y esa es en realidad la diferencia de voltaje que le dice dónde están la fuente y el drenaje? Esta es realmente mi confusión y lo que motiva mi pregunta.
No, los transistores no son simétricos en la práctica.
But for this I must identify where are source and drain. To identify where is the source and the drain of a transistor, I must find which one has the highest voltage.No, para identificar la fuente y el drenaje, debe saber si tiene un dispositivo de canal P o N, y luego la fuente es el terminal común del inversor que forma ese dispositivo, por lo que las dos fuentes conectadas a GND y VDD, los dos drenajes van a La salida.
@Andyaka No estoy seguro de entender. Como se explica aquí electronics.stackexchange.com/questions/276820/… , la fuente y el drenaje juegan un papel totalmente simétrico en el transistor.
@Neil_UK Yo tampoco entiendo. ¿Su comentario parece implicar que para identificar la fuente y el drenaje de un transistor debo tener una estructura de inversor alrededor? ¿Pero también podría usar el transistor "solo"? ¿Podría elaborar? Gracias.
No hay ambigüedad, la fuente del canal P es VDD, la fuente del canal N es GND, las puertas están unidas para la entrada y los drenajes están unidos para la salida.
@Justme Entonces hice una pregunta más enfocada. sigo sin entender. electronics.stackexchange.com/questions/541716/…
Eso ha sido cerrado - por las razones dadas.
@Andyaka si se debería haber cerrado una publicación, debería haber sido esta, que tiene mucho menos enfoque. El otro se enfoca en el punto exacto que me falta y no necesita invocar el inversor.
El dispositivo de canal CMOS p tiene una fuente con suministro positivo. No hay nada más en ello (simetría o no simetría).
@Andyaka Pero no estás asumiendo que solo hay dos voltajes en juego: "alto" y "bajo". ¿Qué pasa si el PMOS está conectado por un lado en Vdd/2 y por el otro en Vdd/4? No hay suministro "positivo" en este ejemplo. ¿Su definición no se basa en alguna suposición sobre el posible voltaje que aplica? (Solo Vdd y 0)
No tengo ni idea de lo que estás hablando. Digamos que el dispositivo p ch es perfectamente simétrico, entonces solo puede hacer el trabajo que debe hacer si consideramos la terminal más positiva como la fuente. Si luego (experimento mental) pudiera cambiarlo físicamente, entonces sigue siendo la fuente que se conecta al suministro más positivo a pesar de que se ha cambiado.
@Andyaka, ¿no es esto exactamente equivalente a lo que dije en mi pregunta? La fuente de un PMOS si el voltaje más alto mientras que el drenaje es el más bajo. "Para identificar dónde está la fuente y el drenaje de un transistor, debo encontrar cuál tiene el voltaje más alto". Tal vez mi oración no fue lo suficientemente clara, pero esto es lo que quise decir.
@Andyaka como si tuviera un transistor dado, la puerta es fácil de identificar. Luego miro los dos puertos restantes. Miro cuál tiene el voltaje más alto. Corresponderá a la fuente de un PMOS y al drenaje de un NMOS. Todos los puertos han sido identificados, el trabajo está hecho. ¿Estarías de acuerdo?
Su transistor tendrá una conexión masiva a la fuente, lo que lo hará asimétrico.
@Andyaka Ok, este es probablemente el conocimiento que me perdí. Gracias.
Con un transistor simétrico, la fuente y el drenaje están definidos por cómo lo conectas y lo usas.

Respuestas (1)

Para identificar dónde está la fuente y el drenaje de un transistor, debo encontrar cuál tiene el voltaje más alto.

pero como no se V o tu t como puedo encontrarlos V o tu t es lo que trato de encontrar, así que se supone que no debo saberlo?

Usted sabe que el voltaje de salida nunca será mayor que V D D o menos de V S S .

Por lo tanto, para el dispositivo PMOS en el lado alto, la fuente siempre es el terminal conectado a V D D y para el dispositivo NMOS en el lado bajo, la fuente es el terminal conectado a V S S .

Como otros han señalado en los comentarios, si está construyendo esto a partir de MOSFET discretos de tres terminales, debe conectar correctamente los terminales designados por el fabricante como la fuente y drenar correctamente o el diodo del cuerpo conducirá, y el FET no podrá para bloquear la corriente. Si está construyendo el dispositivo dentro de un IC, entonces podrá conectar el terminal a granel al riel de voltaje correcto, y el dispositivo se comportará simétricamente, siempre que no intente conducir el terminal de fuente o drenaje más allá del rieles

Gracias por la respuesta. Ok, entonces la fuente y el drenaje son proporcionados por el fabricante. El dispositivo no es simétrico porque la mayor parte está conectada a la fuente (como explica Andyaka en los comentarios). Y "en general", la fuente de un PMOS debe estar conectada a un voltaje mayor (o igual) que el drenaje. La fuente de un NMOS debe estar conectada a un voltaje menor (o igual) que el drenaje. ¿Estarías de acuerdo con mi afirmación?
@StarBucK, sí, eso es correcto.
Inversor CMOS: ¿razonamiento circular para entenderlo?
RespuestasAquíPolítica de privacidad1y, 0v