Implicaciones de INL en la precisión y resolución de un ADC

Estaba tratando de entender el significado de varias especificaciones dadas en una hoja de datos típica de ADC, y encontré este artículo. Ahora, si entiendo correctamente, me parece que la precisión del ADC en bits se puede tomar como norte − registro 2 ⁡ mi pedacitos, donde norte es el número de bits de salida del dispositivo (¿su resolución?) y mi es el error INL ( no linealidad integral ) en términos de LSB.

Mis preguntas son:

  1. ¿Es correcto mi entendimiento? Si no, ¿cuál es la explicación correcta?
  2. Si un ADC de 16 bits tiene un INL de ± 4 LSB, ¿podemos decir que la precisión del ADC es de 14 bits y tendrá que ignorar los 2 bits más bajos para la mayoría de los propósitos prácticos?
  3. Aquí hay un ADC de 16 bits con un INL típico de ± 0.4 LSB. ¿Significa esto que el dispositivo tiene una precisión típica de más de 17 bits? ¿Cómo es esto posible? ¿O significa que el dispositivo normalmente tiene una precisión de más de 17 bits, pero dado que solo tiene 16 bits de salida, tiene que truncar los datos a una resolución más baja?

Respuestas (1)

  1. Más o menos ... si mira más abajo en la página en el artículo vinculado, obtendrá una buena explicación de los errores de ganancia y compensación. Particularmente fig.5 Entonces, si solo tiene errores de ganancia en algún momento, se suprime el rango digital y, en algunos casos, se suprime el rango de entrada analógica. El primer caso se explica por sus fórmulas. El posterior no. Es necesario tener en cuenta las diferencias de ganancia.

  2. Sin embargo, esa sería una forma, si es el análogo el que se suprime Y tiene suficiente ruido en la señal muestreada para ocultar su ruido computacional, es posible que pueda publicar una multiplicación para recuperar su rango completo de 16 bits (intervalo). Debido al ruido presente, no tendrá un ADC de resolución completa (ENOB - número efectivo de bits). Si no tiene suficiente ruido, notará esta multiplicación fraccionaria. No menciona su aplicación, pero en las imágenes esto no sería aceptable.

  3. Simplemente significa que el INL es bajo, no habla de tener que truncar la longitud porque eso está limitado por otros factores como DNL. Lo que sí significa es que la arquitectura (técnica de circuito) promete una mayor extensión a 17 bits.

Otros factores entran en juego en su decisión. La monotonicidad es una. Un ADC no monótono tendrá un INL alto y NO será corregible.

El artículo es bueno, pero dice algunas cosas que son aplicables a ciertas arquitecturas de ADC. Una declaración es "un INL BAJO significa un DNL bajo" para parafrasear la primera oración en la sección INL no es necesariamente cierta en todos los casos.

¡Gracias! Una pregunta de seguimiento con respecto al punto 2: no entendí cómo el ruido suficiente en la señal puede ayudar a recuperar los 16 bits.
Eso no fue claramente establecido, respuesta corregida.
Implicaciones de INL en la precisión y resolución de un ADC
RespuestasAquíPolítica de privacidad1y, 0v