Estoy diseñando un circuito amplificador de FI que necesita aproximadamente 60 dB de ganancia a 20 MHz. Estaba considerando una cascada de bloques de ganancia MMIC de 3 x 20 dB, pero me pregunto si hay una mejor manera.
La desventaja del enfoque MMIC es que el consumo de energía es de aproximadamente 35 mA por dispositivo. Así que me pregunto si he pasado por alto algo mejor. ¡Salud!
Si su necesidad es relativamente de banda estrecha, entonces se pueden emplear circuitos sintonizados. 20 MHz está bastante cerca de 21,4 MHz, que es una frecuencia IF estándar. Por lo tanto, podría usar algunos IFT estándar de 21,4 MHz y no tener que enrollar bobinas. Se sintonizarán a 20 MHz con poca o ninguna capacitancia adicional. Podría usar algunas etapas en cascodo que eliminan el efecto Miller y están bien documentadas en libros de texto y serán fáciles de configurar. Lo que he hecho es codificar un MPF102 JFET con un estándar económico BC547 npn BJT y usó un suministro de 12 V CC. Se puede demostrar que el BJT en la parte superior superará a un par JFET o un mosfet de doble puerta porque el BJT tiene mucha más transconductancia que cualquier fet, lo que significa que Miller es mucho menor. Porque el BJT en la parte superior funciona de manera efectiva base común, no necesita un Ft alto, por lo que es posible una operación de alto voltaje. Experimenté con un MJE 340 npn BJT en la parte superior con 15 VCC en la base. Usé 100 VCC para HT. También probé un MPSA42 npn BJT con el mismo resultado. Esto fue para reemplazar una válvula de pentodo IF EF89. Además, las altas impedancias de entrada y salida significan que no es necesario tocar las bobinas, lo que simplifica las cosas. Configuré mis jfets con una fuente de resistencia de 330 ohmios sin pasar por alto que da 3 mA medidos. Tenga cuidado con los diferenciales de unidad a unidad. Su corriente puede ser diferente pero no volará el FET con un arranque de 330 ohmios. Supongo que se necesitarán 2 etapas.
leon heller
Juan D.
matthew curlis