Fuente de alimentación para FPGA

Tengo un Spartan 6 FPGA (XC6SLX9-2TQG144) y estoy diseñando una fuente de alimentación para él.

Supongamos que utilizaré toda su lógica (muy posible) y quiero sincronizarlo lo más rápido posible (alrededor de 350 MHz).

¿Cómo puedo estimar la potencia (número de amperios) que debe suministrar mi PSU? No precisamente, sino solo un orden de magnitud. 1,2 V para el núcleo y cuántos amperios? 3 A? 5 A?

Pregunta secundaria: ¿es necesaria la secuenciación de las fuentes de alimentación para este Spartan?

En primer lugar, no hay manera, a menos que tal vez haya hecho un diseño muy específico que no hizo nada útil, pero fue solo un intento de maximizar la parte en la que obtendrá la máxima velocidad de utilización del 100%. En segundo lugar, debe obtener su herramienta de estimación de potencia y leer la hoja de datos para la secuenciación de potencia. Me sorprendería si no se requiere la secuenciación.
En lo que respecta al poder, vea mi comentario a continuación como respuesta a la respuesta de Jotorious. Y pregunto sobre la secuenciación porque recientemente vi un proyecto que funcionó y se veía muy bien pero no tenía ninguna secuenciación.
Buena suerte... Necesitas una buena fuente y muchos condensadores. La mayoría de las familias de FPGA tienen una hoja de datos completa o una nota de aplicación para estimar las necesidades de energía y las necesidades de desacoplamiento.

Respuestas (3)

Si su diseño no es una gran cosa comercial, estaría tentado a sugerir que no reinvente la rueda y opte por un diseño probado y probado, especialmente si aún no está seguro de cómo se verá el diseño general.

La placa Papilio Pro utiliza la misma FPGA Spartan 6 y su esquema es de código abierto:

Fuente de alimentación

(Imagen de aquí )

En el pasado, reproduje con éxito el diseño de la fuente de alimentación para un proyecto realizado en la universidad, y eso involucraba HDMI, por lo que era una frecuencia bastante alta.

Lo que puedo decirle ahora es que no usará todos los recursos de FPGA, es casi imposible hacerlo en un diseño realista principalmente porque hay más recursos lógicos que recursos de enrutamiento. Además, a medida que comienza a alcanzar niveles de uso superiores al 80 %, descubre rápidamente que su diseño no puede ejecutarse tan rápido debido a la competencia en los recursos de enrutamiento: las cosas se alejan y el fmax disminuye.

También le resultará increíblemente difícil lograr que un diseño funcione a 350 MHz cuando el árbol de reloj global solo es capaz de alcanzar 375 MHz como máximo. La lógica tendrá que estar increíblemente bien canalizada, las rutas combinatorias se mantendrán al mínimo (por ejemplo, sin funciones lógicas> 5 entradas lo más probable). También tendrá que diseñarlo de manera que las áreas de la lógica se agrupen bien. Probablemente incluso tenga que especificar físicamente dónde va el chip. Para un diseño realmente complejo, estoy usando un FPGA con una frecuencia de reloj máxima de 780 MHz, pero debido al tamaño del diseño y la complejidad lógica, apenas puede alcanzar los 250 MHz que necesito (271 MHz fmax del análisis de tiempos).

Bueno, gracias. Probablemente haré 3A para E/S con ST1S10. Y 5A para el núcleo. Pero no sé qué uso de IC. Todo lo que puedo encontrar tiene max. entrada de 5V y tendré ~8V (del transformador de 6VAC...). ¿Sabes qué IC tendrá mayor entrada y 5A? Por cierto. gracias por la parte sobre MHz, etc. Soy principiante en FPGA, así que probablemente no podré hacerlo funcionar a la velocidad máxima y usar muchos recursos. De hecho no sabía que funcionaba así. Así que supongo que 5A será suficiente. ¿Crees que VAUX debe tener un riel de suministro de bajo ruido separado o puede compartirlo con 3.3VI/O?

Debe descargar y utilizar la herramienta de estimación de potencia de Xiinx. Con él, especifica los diversos IO, la lógica utilizada, las velocidades de reloj, etcétera, y escupe una estimación.

Es aquí:

http://www.xilinx.com/products/technology/power/xpe.html

Sí, sé que es un orden normal hacer primero el diseño y luego hacer la estimación de potencia. Pero por algunas razones (que aquí son irrelevantes) primero tengo que hacer PSU. Entonces preguntaré de otra manera: ¿cuál es la mayor cantidad de amplificadores que ha visto en su experiencia usando FPGA de clase similar a Spartan6? O como crees que puede ser. Incluso de forma aproximada. En el peor de los casos, haré una fuente de alimentación mejor de la que necesito...
@user3144058, la mejor manera de responder es descargar la herramienta y calcular estimaciones de 1.5x o 2x los recursos que cree que usará su diseño.
¿Cuál es el mayor número de amperios que he visto? Parece que no quiere calcular una estimación, quiere que alguien le diga una estimación.

Debe preocuparse absolutamente por la secuenciación de energía... al menos hasta que lea la documentación y le diga que no se requiere secuenciación. En generaciones anteriores, la secuenciación era más preocupante, pero según Xilinx DS162, "los dispositivos Spartan-6 no tienen una secuencia de encendido requerida". Preocúpese por las velocidades de rampa (DS162 Tabla 6) y la secuencia en relación con otros componentes críticos de puesta en marcha en su diseño. Por ejemplo, si su FPGA inicia la configuración antes de que aparezca el riel de voltaje en el flash de configuración, nadie estará contento.

Puede copiar otros diseños, pero en última instancia, no hay sustituto para leer y comprender la mayor cantidad de documentación posible.

Fuente de alimentación para FPGA
RespuestasAquíPolítica de privacidad1y, 0v