Supongamos que tengo un tren de pulsos con una frecuencia de F Hertz. Una onda cuadrada normal tiene todos los armónicos impares. De Nyquist, si quiero "reconstruir" la forma de onda, la frecuencia de muestreo Fs debe ser de al menos 2*(2k+1)*F para una k grande .
¿Qué pasa si no quiero reconstruir la forma de onda y solo quiero poder detectar altos y bajos? Los receptores UART, por ejemplo, muestrean a 8 o 16 veces la frecuencia F . ¿Es porque solo quieren detectar altos y bajos? En realidad, no quieren reconstruir la forma de onda, solo están interesados en ciertos puntos.
Debe describir su "tren de pulsos" con mayor detalle, pero en general, su intervalo de muestra (período) debe ser estrictamente más corto que el "alto" más corto o el "bajo" más corto que puede aparecer en su señal. De lo contrario, corre el riesgo de perderse un máximo o un mínimo por completo.
Los UART usan frecuencias de muestreo altas para lidiar con señales "descuidadas" que pueden tener un ruido o una distorsión significativos. También los hace más tolerantes a los errores de velocidad entre los dos extremos de la conexión.
La A en UART = asíncrono. Esto se refiere al reloj 16x de ejecución libre generado por el receptor para buscar el borde de bit de inicio principal y luego elegir el medio del bit usando un reloj invertido 1x (= tasa de bits) ahora sincronizado con ese borde. Dado que hay una pequeña diferencia de frecuencia, la fase del reloj se adelanta o retrasa lentamente, pero normalmente no más de 100 ppm*10 bits=0,1 %.
Esto se hace para cada palabra con bit de inicio y parada como verificación de marco de palabra . Esto permite cierto desplazamiento de bits debido a la distorsión de la señal y la diferencia de frecuencia de reloj entre el emisor y el receptor, que generalmente se encuentran dentro de los 100 ppm.
Dado que ya es lógica binaria determinada por el umbral Rx, que es lo mismo que TTL @ 1.3V, mientras que la señal es +/-V, no hay necesidad de muestrear más que este 16x f, ni ningún ahorro en silicio para muestra menos que esto. Entonces, un reloj UART 16x se ha convertido en un estándar de facto . La excepción son las tasas de bits más altas, donde un reloj de solo 8x está disponible en algunos casos con una ligera pérdida en el margen de error del reloj al límite de datos debido a todos los efectos del cambio de fase de bits.
Si quisiera tener datos sincrónicos sin bits de inicio y parada, entonces se usaría una sincronización de reloj PLL SERDES que normalmente usa un reloj a la misma velocidad que la velocidad del símbolo. A esto le sigue una búsqueda de un patrón de sincronización de cuadros único y luego puede decodificar la transmisión.
{ siéntase libre de buscar cualquier palabra clave, nueva para usted, en la web.}
Tony Estuardo EE75
dobleE
Tony Estuardo EE75