¿Existen circuitos integrados con N pines de entrada y N pines de salida que, ya sea a través de la configuración de EEPROM o mediante el control sobre la marcha de un microcontrolador, permitan enrutar cada una de las N entradas a CUALQUIERA de las N salidas?
En otras palabras, por ejemplo, uno podría usarlo para conectar la línea entrante en Input1 a la línea saliente en Output6, y conectar Input2 a Output3, y Input3 a Output1, y así sucesivamente (independientemente de si las señales son SPI o I2C). , o líneas digitales estándar, etc)... Y luego cambiar el orden.
Si existe, ¿cómo se llaman esos circuitos integrados?
Lo que estás buscando se llama "chip de barra cruzada". Dado que esta es una forma bastante ineficiente de usar recursos de silicio, el énfasis en estos días parece estar en el uso de dichos chips para enrutar señales LVDS de muy alta velocidad.
En general, un dispositivo que conecta N entradas a N salidas simultáneamente se denomina interruptor de barra cruzada .
Siempre que todas las señales sean señales digitales unidireccionales, como las señales en algunos buses SPI,
Si las señales son bidireccionales, como las señales en un bus I2C, se vuelve más difícil hacer ese enrutamiento: cuando se le dice al interruptor de la barra transversal que conecte el pin A al pin B, necesita reconocer de alguna manera y posiblemente cambiar direcciones de milisegundos a milisegundos, ya sea que necesite leer el pin A como entrada y controlar el pin B, o leer B como entrada y controlar el pin A. La lógica adicional requerida para hacer esto puede encajar fácilmente en un FPGA.
Si las señales son de audio analógico o de vídeo analógico,
Todos los circuitos integrados disponibles tienen límites en cuanto a la cantidad de energía que pueden manejar y la frecuencia máxima que pueden manejar. Si necesita cambiar señales que están más allá de esos límites (y suponiendo que no desea desarrollar su propio IC personalizado), se verá obligado a utilizar relés mecánicos.
En años pasados, Lattice Semiconductor tiene un par de familias de dispositivos configurables en sus series GDX y GDX2. Desde su sitio web :
Lattice ispGDX2: ancho de banda de 38 Gbps, SERDES de 800 Mbps La familia ispGDX2 es el conmutador de punto de cruce digital de alto rendimiento programable en el sistema (ISP) de próxima generación de Lattice para conmutación de bus de alta velocidad e interfaz con ancho de banda de hasta 38 Gbps. Esta familia combina una arquitectura de conmutación flexible con E/S serie de alta velocidad avanzada (bloques sysHSI), PLL sysCLOCK e interfaces sysIO para satisfacer las necesidades de los sistemas de alta velocidad actuales. Una arquitectura basada en multiplexor y una lógica de control en chip facilitan la implementación de alto rendimiento de funciones de conmutación comunes. Los dispositivos de la familia pueden funcionar con un voltaje central de 3,3, 2,5 y 1,8 V.
La última familia GDX2 se anunció EOL con una compra por última vez el 7 de marzo de 2011 y los últimos envíos el 31 de diciembre de 2014.
En estos días, puede implementar una función de conmutación de entrada a salida generalizada con cualquier cantidad de FPGA diferentes de bajo costo como Altera, Lattice, Xilinx y otros. Las funciones de FPGA más allá de la función de enrutamiento simple a menudo entran en juego porque cuando se llega al fondo, el enrutamiento seleccionable de Entradas a Salidas rara vez es tan simple. Muy a menudo existe la necesidad de sincronización de reloj, registro, almacenamiento en búfer, conversión de nivel, señales bidireccionales y señales de control o activación especializadas. Todo esto y más se puede implementar con FPGA.
Lo que realmente necesita es una matriz de puntos de cruce analógicos sin búfer . Vienen en muchos sabores (controlados por I2C o GPIO) y configuraciones 12x8, 16x8, etc. Echa un vistazo a este otro tema que he abierto, ya que no pude encontrar una respuesta definitiva aquí.
yippie