Estado lógico de salida CDCLVC1104

He usado CDCLVC1104 en mi diseño. Hay una tabla en la página 10 de la hoja de datos que muestra los estados lógicos de salida con respecto a "CLKIN" y "1G" (Habilitar).

ingrese la descripción de la imagen aquí

He encontrado otro estado que no está definido en esta tabla.

"CLKIN" se deja flotando y el "1G" (Habilitar) se conecta a alto voltaje. ¿Cuál será la lógica de salida en este estado?

No se menciona este estado en la hoja de datos.

¿Alguien puede compartir alguna información sobre esto?

gracias de antemano

Respuestas (2)

Con la lógica CMOS, la acción con entradas flotantes no está definida. Las entradas CMOS tienen una impedancia muy alta, por lo que una entrada no conectada puede tomar cualquier valor y puede cambiar aleatoriamente, por lo que las salidas también cambiarán aleatoriamente y pueden generar niveles lógicos no válidos.

"CLKIN" se deja flotando y el "1G" (Habilitar) se conecta a alto voltaje. ¿Cuál será la lógica de salida en este estado?

No se menciona este estado en la hoja de datos.

La hoja de datos no mencionará ese estado, porque no es un 'estado', es un error de diseño. El reloj nunca debe dejarse flotando. No en un CDCLVC1104, no en ninguna lógica CMOS. La salida en este estado es UNDEFINED . Puede ser 1, puede ser 0, puede ser aleatorio u oscilante, incluso puede ser humo.

¿Qué sucede si proporciono la opción desplegable/subir en la entrada? En ausencia de "CLKIN", ¿aún la salida será "Indefinida"?
El pull-up/pull-down definiría si el nodo es alto o bajo si nada más lo está impulsando.
@Justme Entonces evitaría que la entrada flote, ¿verdad?
@ MightyBeard007 Eso es lo que hacen los pull-ups y pull-downs.
@ MightyBeard007 Si proporciona un pullup o -down, entonces la entrada no está flotando, es tirada por la resistencia pullx a un 0 o 1 limpio.
Estado lógico de salida CDCLVC1104
RespuestasAquíPolítica de privacidad1y, 0v