Enrutamiento de PCB: EMI e integridad de la señal, devuelva las preguntas actuales

Si hay alguna lección de EMI/SI que he aprendido, es minimizar los bucles de retorno tanto como sea posible. Puede trabajar muchas pautas EMI/SI a partir de esa simple declaración.

Sin embargo, no haber visto nunca Hyperlynx ni ningún tipo de herramienta completa de simulación de RF... es un poco difícil imaginar en qué debo concentrarme específicamente. Mi conocimiento también se basa completamente en libros/Internet... no es formal ni se basa en demasiadas discusiones con expertos, por lo que es probable que tenga concepciones o lagunas extrañas.

Tal como lo imagino, tengo dos componentes principales para una señal de retorno. La primera es una señal de retorno de baja frecuencia (DC-ish) que sigue generalmente como cabría esperar... a lo largo de la ruta de resistencia más baja a través de la red/plano de energía.

El segundo componente es una señal de retorno de alta frecuencia que trata de seguir el rastro de la señal en el plano de tierra. Si cambia las capas de, digamos, la capa superior a la capa inferior en una placa de 4 capas (señal, tierra, potencia, señal), la señal de retorno de HF, según tengo entendido, intentará saltar del plano de tierra al plano de potencia desviándose a través de la ruta disponible más cercana (el límite de desacoplamiento más cercano, con suerte ... que para HF también podría ser un corto).

Supongo que si pones estos dos componentes en términos de inductancia, entonces en realidad es lo mismo (la resistencia cercana a la CC es todo lo que importa, en HF, la inductancia más baja significa seguir por debajo del rastro) ... pero es más fácil para mí imaginarlos por separado como dos modos diferentes de tratar.

Si estoy bien hasta ahora, ¿cómo funciona eso en capas de señales internas con dos planos adyacentes?

Tengo una placa de 6 capas (señal, tierra, potencia, señal, tierra, señal). Cada capa de señal tiene un plano de tierra adyacente que está completamente intacto (a excepción de las vías/agujeros, obviamente). La capa de señal intermedia también tiene un plano de potencia adyacente. El plano de potencia se divide en varias regiones. Traté de mantener eso al mínimo, pero mi división de 5V, por ejemplo, toma la forma de una "C" grande y gruesa alrededor del exterior del tablero. La mayor parte del resto es de 3,3 V, con una región de 1,8 V debajo de la mayor parte de un BGA grande, con una región muy pequeña de 1,2 V cerca del centro de eso.

(1) ¿Mi plano de potencia dividida me causará problemas incluso si me concentro en garantizar que las señales tengan buenas rutas de retorno a través de los planos de tierra? (2) ¿La ruta de retorno de baja frecuencia que toma un desvío amplio en mi división de plano de 5V en forma de "C" causará problemas? (Generalmente pensaría que no... ?)

Puedo imaginar que dos planos continuos con una inductancia casi igual posiblemente inducirían el flujo de corriente de retorno en ambos ... pero mi suposición es que cualquier desvío significativo requerido en el plano de potencia haría que la señal de retorno se desviara fuertemente hacia el plano de tierra.

(3) Además, las capas media e inferior comparten el mismo plano de tierra. ¿Qué tan grande es ese problema? Intuitivamente, adivinaría que las trazas directamente una encima de la otra que comparten el mismo retorno de tierra interferirían entre sí más que el simple acoplamiento de trazas adyacentes en la misma capa. ¿Necesito trabajar más duro allí para asegurarme de que eso no suceda?

Sospecho que puede haber un comentario de "sí, en general, pero no se puede saber sin simularlo"... supongamos que estoy hablando en general.

EDITAR: Oh, acabo de pensar en algo. ¿Cruzar una división del plano de potencia arruinaría la traza de impedancia para la línea de banda? Puedo ver cómo la impedancia de traza ideal es más baja en parte debido a que tiene dos planos... y si uno se rompe, ¿podría ser un problema...?

EDITAR EDITAR: Bien, respondí parcialmente mi pregunta sobre compartir un avión entre capas de señal. La profundidad del efecto de piel probablemente limite principalmente las señales a su propio lado del avión. (1/2 oz de cobre = 0,7 milésimas de pulgada, la profundidad de la piel a 50 MHz es de 0,4 mil, 0,2 mil a 200 MHz... por lo que todo lo que supere los 65 MHz debería quedarse en su lado del avión. Lo que más me preocupa son las señales DDR2 de 200 MHz, pero <65 MHz componentes de eso todavía podrían ser un problema)

Me encanta esta pregunta ... ¿Podría explicar un poco sobre "Si cambia las capas de, digamos, la capa superior a la capa inferior en una placa de 4 capas (señal, tierra, alimentación, señal), la señal de retorno de HF será tal como lo entiendo intente saltar del plano de tierra al plano de potencia desviándose a través de la ruta disponible más cercana (el límite de desacoplamiento más cercano, con suerte ... que para HF también podría ser un corto)."?

Respuestas (2)

Creo que estás en el camino correcto, un par de notas,

1) Con una traza de señal entre dos planos, la corriente de retorno se dividirá entre los dos planos, incluso si uno de los planos está dividido. La corriente de retorno no puede "ver el futuro" y decidir de antemano en qué avión regresar. Volverá por encima y por debajo del trazo hasta que vea la división, momento en el que dice "¡Oh, mierda!" y le devuelve el dinero posiblemente haciendo que no pase las pruebas de la FCC. Por lo tanto, desea evitar ejecutar trazados sobre divisiones de planos, incluso si no se divide otro plano adyacente. Puede lidiar con divisiones con condensadores y demás, pero este tipo de solución es menos que ideal. Me concentraría en evitar siempre ejecutar un seguimiento sobre un plano dividido en un plano adyacente.

2) Las rutas de retorno anchas en las señales de CC realmente no importan.

3) Preguntaste sobre dos capas de señales que comparten el mismo plano. Por lo general, esto no es gran cosa si se hace correctamente. Lo que mucha gente hace es usar una de las capas como capa de señal "horizontal" y la otra como capa de señal "vertical" para que las corrientes de retorno sean ortogonales entre sí. Es muy común enrutar dos capas de señal para cada plano y utilizar esta técnica horizontal/vertical. Lo más importante que debe recordar es no cambiar los planos de referencia. Su configuración podría ser un poco complicada porque pasar de la capa inferior a la cuarta capa agrega otro plano de retorno. Los tableros de 6 capas más típicos son

1)AsignalHor 2)GND 3)AsignalVer 4)BSignalHor 5)POWER 6)BSignalVer

Si necesita planos adicionales más pequeños, como debajo del micro, generalmente se colocarán como una isla en una de las capas de señal. Si necesita usar más aviones de poder, es posible que desee pensar en usar más de 10 capas.

4) El espacio entre planos es importante y puede tener un gran impacto en el rendimiento, por lo que debe especificarlo en la casa de juntas. Si toma el ejemplo de apilamiento de 6 capas que mencioné anteriormente, el espaciado de .005 .005 .040 .005 .005 (en lugar del apilamiento estándar con la misma distancia entre capas) puede mejorar en un orden de magnitud. Mantiene las capas de señal cerca de su plano de referencia (bucles más pequeños).

Su acumulación de 6 capas es lo que normalmente usaría. La guía de diseño para este procesador recomienda esta extraña acumulación de SGPSGS, alegando que aumenta la capacitancia del plano (lo cual, aunque estoy seguro de que lo hace, no estoy seguro de que este sea un sistema lo suficientemente rápido como para importar) Iba a espaciarlos 5-5- 21-5-5. (4PCB usa papel de aluminio en las capas exteriores, por lo que el espacio central es preimpregnado, no central)
¿La mayor inductancia de la ruta de retorno a lo largo del plano dividido no desalentaría la formación de rutas de retorno de alta frecuencia en ese plano? Particularmente si el plano intacto estaba 4 veces más cerca, ¿lo que probablemente da como resultado un bucle significativamente más pequeño?
@ ajs410, fluirá más corriente en un plano más cercano. Pero si simulamos que los planos están igualmente espaciados, pero uno tiene una división, la corriente seguirá fluyendo por igual en cada plano (a alta frecuencia) porque la señal no puede mirar hacia adelante para ver la división. La corriente de retorno fluye en los planos antes de que la señal llegue a su destino final. Mire este video de carga en movimiento del sitio de Howard Johnson, signalintegrity.com/Pubs/news/14_02.htm , también puede buscar "inductancia parcial".
@darron, sí, eso es raro. Creo que la capacidad de enrutamiento inferior (si esa es una palabra) de esa acumulación superaría la capacitancia entre planos ganada.
@bt2, gracias por el video. Todavía no entiendo por qué la corriente de alta frecuencia tiene que "mirar hacia adelante". ¿La corriente de baja frecuencia mira hacia adelante con resistencias paralelas para ver qué ruta tiene menos resistencia? La inductancia más alta de la ruta de retorno del plano dividido existe ya sea que fluya o no corriente. Dada una ruta de inductancia más baja, proporcionalmente más corriente alterna elegirá esa ruta. Entonces, realmente debería depender de qué tan mal un plano dividido arruine la inductancia de un camino, incluso con planos igualmente espaciados.
@ ajs410, tal vez no estaba claro, la señal no puede mirar hacia adelante, por lo que la corriente de retorno fluye en ambos planos a medida que la señal se propaga por la traza, incluso si un plano tiene una división. Otro ejemplo de esto son los talones. Algunas personas, por ejemplo, ejecutan un seguimiento de clk hasta el borde de la placa hasta un punto de prueba para la depuración. Esto provoca ruido que puede provocar fallas en la FCC. ¿Por qué la corriente fluye a través de una traza no terminada? Porque la señal no sabe que no termina hasta que llega al final de la traza; no puede ver el futuro. La huella se convierte en antena.
Estoy de acuerdo con usted en que la señal no puede mirar hacia adelante, pero el concepto de "mirar hacia adelante" está en desacuerdo con los circuitos que son bucles. En su traza sin terminar, por ejemplo, pensé que era la inductancia parásita y la capacitancia de la traza/punto de prueba lo que "completaba el circuito", permitiendo que las corrientes de alta frecuencia formaran un bucle. La magnitud del ruido del punto de prueba es probablemente una función de sus parásitos. Para tomar el resguardo de su reloj como ejemplo, agregue gradualmente la longitud de la traza (es decir, parásitos) al resguardo. Para algunas longitudes, pasará las pruebas de la FCC.
Sí, los parásitos completarán el ciclo. La idea, al diseñar una PCB, es proporcionar la menor impedancia posible para la corriente de retorno para evitar que la radiación electromagnética salga volando de la placa. En el caso de una división en un plano adyacente, la corriente de retorno tendrá una buena ruta de baja inductancia a medida que la señal se propaga por el tablero hasta que se alcanza la división, momento en el que entrarán en juego parásitos cuando la señal salte sobre la división ( a través del aire).
Pero dado que la señal no conoce la división antes de tiempo, no puede evitar la división enviando toda la corriente de retorno al plano opuesto. Una vez que la señal llega a su destino y se forma un bucle de CC, la corriente viajará a través del plano sin dividirse. Sin embargo, no hay nada que invalide los bucles actuales aquí. A medida que la señal viaja inicialmente por su trazo, la corriente de retorno fluye en los planos adyacentes debido a la baja inductancia. Durante esta cantidad de tiempo extremadamente pequeña, nos preocupamos por la "inductancia parcial" en lugar de la inductancia total.
En el caso del clk testpoint. Si los parásitos son tales que la energía es absorbida y devuelta a través del plano de tierra, eres realmente bueno o afortunado. Esto no es muy diferente a colocar un tope en una división plana muy cerca de donde un trazo cruza la división. Está proporcionando un cierre de bucle de baja impedancia en la placa, que es muy superior a la de fuera de la placa (a menos que esté diseñando una antena a propósito). Una señal de propagación es una bestia salvaje (o oído hablar de bestias) que tratamos de proporcionar la impedancia más baja posible para mantener las cosas contenidas en el tablero.

Sí, prácticamente respondes tus propias preguntas. Por lo que vale, todo lo que dices es exactamente como lo aprendí (divulgación: también estoy educado en libros/Internet sobre EMI/SI).

Estoy bastante seguro de que cruzar planos divididos arruinaría la impedancia de la línea de banda. Sin embargo, para la línea no lineal, siempre que un plano vecino proporcione una ruta de corriente de retorno ininterrumpida, debería estar de acuerdo con EMI. Aunque verificaría la acumulación para asegurarme de que el plano intacto esté físicamente más cerca de la capa de señal.

No me preocuparía por las corrientes de retorno de baja frecuencia en su división de 5V.

Vaya, gracias por mencionar las distancias de los planos de apilamiento. El plano de potencia está más cerca de la capa de señal interna que el plano de tierra. No estoy seguro de haberlo notado. lo cambiaré