¿Encontrar el valor de una capacitancia en una celda RAM dinámica? (Electrónica digital)

Question

¿Encontrar el valor de una capacitancia en una celda RAM dinámica? (Electrónica digital)

corazón de as

Tuve este problema en mi final de electronica digital. Quiero saber cómo resolver esto, aunque voy a usar diferentes valores ya que no recuerdo los valores exactos de la prueba. También voy a escribir mi solución, pero solo hice esta solución. porque había visto problemas similares, no entiendo el razonamiento ni siquiera sé si es correcto. Mi objetivo es entender esto, ya que siento que entendí bastante bien todas las demás partes del curso. Pero la electrónica ha sido un gran desafío para mí, ya que soy ingeniero informático.

Información del problema:

El siguiente esquema muestra el circuito de una celda RAM dinámica.

Dibuje aquí.

El transistor es un NMOS. $V_{DD} = V_{WL} = 3V, V_T = 1V$ Cuando hay una operación de lectura, BL se precarga para $\frac{V_{DD}}{2}$ . La capacitancia de la línea de bits $C_{BL} = 0.1pF$ . Determine el valor mínimo para la capacitancia de la celda $C_C$ de modo que durante una operación de lectura, el cambio de voltaje en el BL sea de al menos 10 mV. Ignorar el efecto del cuerpo.

Mi solución:

Para logic-1 el voltaje en $C_C$ , $V_{C_C(1)}$ sería $V_{WL} - V_T = 3 - 1 = 2V$ .

Para lógica-0 el voltaje en $C_C$ , $V_{C_C(0)}$ bajaría a 0V.

Lógica-1:

El profesor ha usado esta fórmula varias veces, realmente no sé el razonamiento detrás de ella. Cuando pregunté, dijeron conversación de energía. Supongo que simplemente acepté eso, porque parece que tendría sentido. Aquí lo tienes:

$C_C * V_{C_C(1)} + C_{BL}*V_{C_{BL}(1)} = V_f * (C_C + C_{BL})$ .

Entonces conocemos todos estos valores, podemos conectarlos:

$C_C * 2V + 0.1pF * 1.5V = 1.51V * (C_C + 0.1pF)$

Y resolvemos para $C_C$ , entonces $C_C = 2.04fF$

Lógica-0:

Usando la misma fórmula que antes:

$C_C * V_{C_C(0)} + C_{BL}*V_{C_{BL}(0)} = V_f * (C_C + C_{BL})$ .

Conectamos nuestros valores conocidos:

$C_C * 0V + 0.1pF * 1.5V = 1.49V * (C_C + 0.1pF)$

Encontramos eso $C_C = 0.67fF$ .

Conclusión:

Cuando tenemos logic-1 necesitamos una capacitancia de celda $C_C = 2.04fF$ , y cuando tenemos un 0 lógico necesitamos una capacitancia de celda $C_C = 0.67fF$ , para tener una $\Delta V_{BL} = 10mV$ . Si hiciéramos la lógica-0 $C_C$ más grande, sólo causaría el $\Delta V_{BL}$ ser más alto, lo cual estaría bien. Si hiciéramos la lógica-1 $C_C$ más pequeño, entonces el $\Delta V_{BL}$ sería menos de 10mV.

Por lo tanto, la respuesta es $C_C = 2.04fF$ .

¿Es esto correcto?

Respuestas (1)

¿Encontrar el valor de una capacitancia en una celda RAM dinámica? (Electrónica digital)

vladimir cravero · Answer 1

Si es correcto. No revisé los números, pero el procedimiento es correcto.

Para ayudarlo a comprender lo que está haciendo, aquí hay una explicación de la fórmula. Cuando realiza una operación de lectura, enciende el NMOS. Esto significa que de alguna manera cortocircuitas Cc y la línea de bits. Se trata de dos condensadores cargados a diferentes voltajes, por lo que al conectarlos se produce una redistribución de cargas. La fórmula que está utilizando en realidad se trata de la conservación de la carga y no de la conservación de la energía. La carga Q almacenada en un capacitor es igual a su capacidad multiplicada por el voltaje en sus conductores:

q = C \cdot V

$Q\ =\ C \cdot V$ Entonces, lo que está haciendo es igualar la carga presente antes de la conexión y la carga presente después, teniendo en cuenta que después del cortocircuito podemos modelar el capacitor Cc-BL como el paralelo de los dos.

q_{i} = q_{F} C_{C} \cdot V_{C_{C}} + C_{B L} \cdot V_{C_{B L}} = C_{t o t} \cdot V_{F}

$Q_i = Q_f \\ C_C\cdot V_{C_C}+C_{BL}\cdot V_{C_{BL}} = C_{tot}\cdot V_f$ El voltaje final debe ser mayor que

V_{C_{B L}} + Δ V

$V_{C_{BL}}+\Delta V$ si tuviéramos un nivel alto y menos de

V_{C_{B L}} - Δ V

$V_{C_{BL}}-\Delta V$ si tuviéramos un nivel bajo. El uso de esta condición conducirá a dos ecuaciones separadas que se resuelven fácilmente:

C_{C (1)} \geq \frac{C_{B L} \cdot Δ V}{V_{C_{C} (1)} - V_{B L} - Δ V} C_{C (0)} \geq \frac{- C_{B L} \cdot Δ V}{V_{C_{C} (0)} - V_{B L} + Δ V}

$C_{C(1)} \ge \frac{C_{BL}\cdot \Delta V}{V_{C_C(1)}-V_{BL}- \Delta V} \\ C_{C(0)} \ge \frac{-C_{BL}\cdot \Delta V}{V_{C_C(0)}-V_{BL}+ \Delta V}$

El valor más alto de capacitancia es el que está buscando.

¿Encontrar el valor de una capacitancia en una celda RAM dinámica? (Electrónica digital)

corazón de as

Información del problema:

Mi solución:

Lógica-1:

Lógica-0:

Conclusión:

Respuestas (1)

vladimir cravero

¿Qué hacen los pines de dirección de hardware?

¿Cómo se encuentran y toman datos 'específicos' de una fuente de memoria de semiconductores?

Asociación de ROM y RAM

Cómo monitorear adecuadamente los voltajes de suministro

¿Cómo funciona el D Flip Flop y POR QUÉ mantiene su valor?

¿Dónde se almacena la RAM en una CPU RISC-V? [cerrado]

Simulación de escritura RAM en VHDL

Diseño de una RAM, utilizando chips 4x2, con capacidad para 8 direcciones

Métodos para la configuración de datos de RAM antes del reloj

¿Puedo usar entradas lógicas más altas que Vcc pero aún en el rango de voltaje operativo del IC?