¿Desplazamiento de CC del amplificador operacional del integrador ideal en la salida?

tengo una pregunta con este circuito integrador de amplificador operacional ideal

Circuito integrador de amplificador operacional ideal

donde R=1k y C=1uF. Luego pongo una onda cuadrada de 50mV 100Hz en la entrada y obtengo la siguiente respuesta, que es lo que esperaba y calculé de antemano.Respuesta cuadrada

(Soy consciente de que este no es un integrador práctico real y esta pregunta se ha tenido en cuenta antes de hacer esta publicación).

La cuestión es que puedes ver algún tipo de "compensación de CC" que me preguntan por qué está allí . Mi explicación sería que cuando tengo un pulso de entrada, el amplificador operacional tendría que drenar (o suministrar) corriente a través del capacitor y la resistencia para alcanzar el voltaje en la resistencia y mantener la tierra virtual. Esta corriente es constante, por lo tanto, la carga en el capacitor crece linealmente y también lo hace el voltaje. Suponiendo que el capacitor está inicialmente descargado, el primer pulso lo carga a un valor A y el pulso contrario lo descarga a cero. A y luego cero, A y luego cero y así sucesivamente de forma simétrica triangular, por lo que el voltaje promedio es A/2. Por supuesto, el voltaje de salida es el voltaje del capacitor debido a la tierra virtual.

En cada ciclo, el voltaje comienza/termina en cero ya que la integral de cada ciclo completo de esta señal es cero, eso también tiene sentido.

No sé por qué este "desplazamiento de CC" no estaría allí, ya que tiene sentido, pero aún así mi respuesta no se considera válida. ¿Hay alguna respuesta transitoria que no estoy viendo? ¿La señal comenzaría en t=-infinito cambiaría algo?

Respuestas (3)

El simulador calcula la condición inicial al comienzo de la simulación insertando conductancias (con valor gmin) a tierra. Es gracias a esto que "sabe" que la salida del amplificador comenzará a 0 voltios en t=0.

Para cambiar la condición inicial, puede insertar una resistencia de carga al voltaje deseado o puede (en la mayoría de los simuladores) anular la condición inicial con una declaración .IC.

Si está satisfecho con 0 voltios como condición inicial y el valor promedio (CC), entonces necesita cambiar la fase de la onda cuadrada para que el primer borde llegue después de 1/4 del período.

La primera mitad de la onda cuadrada es +ve, por lo que la primera rampa es negativa.

Pero después de 1 ciclo de onda cuadrada alterna, la salida del integrador vuelve a 0.

Entonces, el resultado depende de la fase inicial de entrada.

Si el inicio fue en el punto medio de un nivel alto, entonces pasaría a ser negativo y luego positivo a 0 en 1/2 ciclo y continuaría +ve y luego -ve de regreso a cero después de 1 ciclo. Este cambio de fase representa una compensación de 0 CC porque los integradores también tienen un retraso de 90 grados.

-_-

Bueno, la respuesta fue resistencia a la derivación parasitaria. Eso no debería permitir que el capacitor tenga un valor promedio constante, ya que eventualmente se desvanecería como una respuesta RC.

También pensé que era un circuito ideal, pero aparentemente no lo era.

¿Desplazamiento de CC del amplificador operacional del integrador ideal en la salida?
RespuestasAquíPolítica de privacidad1y, 0v