¿Debo agregar un condensador de derivación para cada IC y microcontrolador?

Estoy esperando un ruido de una fuente de energía causada por motores .

Sin embargo, mi configuración ya incluye un convertidor reductor y tiene los condensadores de entrada y salida. ¿Debo agregar condensadores de derivación para los poderes de los circuitos integrados y el microcontrolador como el fotón de partículas? Cuál será su efecto ya que sumaría valores de capacitancia ya que son todos paralelos.

La teoría de los capacitores de derivación no es tan simple como la suma paralela de la capacitancia , consulte EEVblog #859 - Tutorial de capacitores de derivación y EEVblog #1085 - ¡Condensadores de derivación visualizados!
La regla que uso es: "fuera posible usar un capacitor por pin de suministro". Esto significa que un IC grande/complejo puede tener 10 o más capacitores. Algunos pines que uso son dos: 100nF para HF y ~2u2 para LF. por ejemplo, reguladores en chip.

Respuestas (3)

El dispositivo "Particle Photon" ya tiene condensadores de derivación. En general, para cualquier diseño querrá desacoplar todos los circuitos integrados.

A bajas frecuencias tiene razón, la capacitancia se suma. Pero a frecuencias más altas, como los armónicos generados por un convertidor reductor, los condensadores de derivación actuarán de forma distribuida. Un circuito integrado que no tiene un condensador de derivación cerca tendrá una impedancia más alta (léase peor) a tierra a frecuencias más altas. La regla general de "condensador en cada IC" hace que cada IC individual vea su propio condensador de derivación cercano a primera hora, por lo que habrá una menor impedancia a tierra y una mejor integridad de energía para frecuencias más altas.

tl; dr: sí.

cada IC individual ve su propio capacitor de derivación cercano y para agregar a eso: el hecho de que haya un capacitor cerca significa que los picos de corriente de suministro solo necesitan viajar en un bucle corto (recuerde que las corrientes viajan en bucles). Si el pico tuviera que viajar a través del condensador de salida "lejano" del convertidor reductor, el bucle sería mucho más largo. Eso da como resultado una mayor fluctuación del suministro y más emisiones EM (y potencialmente perturbar otros dispositivos en el área).
La regla para los circuitos integrados no es en realidad uno por circuito integrado, sino uno por par de pines de alimentación , ubicados lo más cerca posible físicamente. Los circuitos integrados QFP/QFN normalmente distribuyen estos pares alrededor del perímetro, aunque para un BGA las cosas se complican un poco más.

Los circuitos integrados tendrán una inductancia de 2 a 10 nanoHenry en cada pin. La capacitancia en el chip desde la unión de polarización inversa del pozo al sustrato es donde se suministra la carga durante esas transiciones de nivel lógico de 50 picosegundos.

Si tiene una inductancia de pin de 100pF en chip y 10nH, ese LC sonará con una frecuencia de 150MHz. Eso es un período sinusoidal de 6 nanosegundos y 3 nS para el primer cruce por cero de rebote de energía. Por lo tanto, hasta que pasen 3 nS (3000 picosegundos), solo las capacitancias de silicio del chip pueden proporcionar carga.

Tener una tapa discreta de montaje en superficie justo en el pin es la forma más rápida de reabastecer la carga recién consumida.

Específicamente, uno justo al lado de cada par de clavijas de alimentación/tierra, que en los circuitos integrados lo suficientemente grandes como para que esto sea un problema generalmente se colocan uno al lado del otro y se distribuyen alrededor del perímetro.
@Chris Stratton Sí. Tener VDD/RTN adyacente reducirá el área del bucle, reducirá la inductancia, reducirá la energía almacenada necesaria y, por lo tanto, permitirá una recarga más rápida del sustrato del pozo en el chip y las capacitancias del volumen de entrada y del volumen de drenaje (los 3 son la principal estructura de almacenamiento de carga incluida de forma innata y disponible gratuitamente).

Solo para agregar a esta pregunta y la respuesta de @ user55924, porque mencionó la capacitancia paralela.

Un condensador se puede modelar de la siguiente manera:

ingrese la descripción de la imagen aquí

donde Rp es la resistencia parásita concentrada y Lp es la inductancia parásita concentrada. cada condensador tiene un punto de frecuencia especial, una frecuencia natural: la impedancia del circuito está dominada por el condensador en bajas frecuencias y está dominada por el inductor en altas frecuencias. La frecuencia de resonancia propia de un condensador determina la frecuencia a la que el condensador pasa de ser principalmente capacitivo a tener efectos principalmente inductivos.

Por lo general, el capacitor debe tener una baja impedancia a tierra, poner muchos capacitores en paralelo puede ayudar a reducir la impedancia. Sin embargo, es importante estar atento a los valores de capacitancia que está utilizando.

ingrese la descripción de la imagen aquí

Como puede ver en la figura anterior de "Ingeniería de compatibilidad electromagnética, por Henry W. Ott, sección 11.4.4". La introducción de múltiples valores de capacitancia en paralelo también permite múltiples picos de antirresonancia. Y aunque en estos picos la impedancia es más baja, la línea discontinua que consta de cuatro condensadores paralelos exactamente iguales proporciona una mejor impedancia general.

Por lo tanto, cuando ponga condensadores en paralelo, intente pensar un momento si quiere ponerlos en paralelo para reducir la impedancia, y si luego usará varios condensadores del mismo valor, o condensadores de diferentes valores. Lea también: Antirresonancia de múltiples capacitores de desacoplamiento en paralelo: ¿usar el mismo valor o múltiples valores?

¿Debo agregar un condensador de derivación para cada IC y microcontrolador?
RespuestasAquíPolítica de privacidad1y, 0v