¿Cuál es la relación entre el bus periférico DAC y el tiempo de conversión/establecimiento?

Al revisar la hoja de datos y el manual del usuario de LPC17xx, lo que es bastante evidente es cómo seleccionar las diversas opciones de reloj para el divisor de reloj periférico, es decir:

00   PCLK_peripheral = CCLK/4
01   PCLK_peripheral = CCLK
10   PCLK_peripheral = CCLK/2
11   PCLK_peripheral = CCLK/8, except for CAN1, CAN2, and CAN filtering when “11” selects = CCLK/6.

Pero lo que no es evidente es cómo las distintas velocidades de reloj afectan el tiempo de conversión (o el tiempo de establecimiento) de la salida del DAC. ¿CCLK / 8 daría como resultado tiempos de asentamiento más largos en comparación con CCLK / 2?

En caso de que no exista tal relación y el tiempo de conversión/establecimiento solo dependa del bit DAC BIAS (DACR[16]), entonces, ¿por qué los diseñadores dieron esta opción para elegir entre diferentes fuentes de reloj?

Por favor, perdóname si estoy preguntando algo que es claramente obvio. ARM es una nueva arquitectura para mí y he buscado en la literatura disponible. También revisé algunos tutoriales, pero la pregunta seguía sin respuesta.

UPC: LPC1768

El Vout de un DAC en una MCU nunca es silencioso, porque la actividad del controlador de salida/lectura-escritura/reloj de memoria de la MCU siempre está provocando un rebote de riel y un rebote de sustrato e inyección de portadores minoritarios que exploran todos y cada uno de los caminos de regreso a casa . ¿Puedes definir "asentamiento"? ¿Hay alguna TimeConstant en la que puedas confiar? ¿La basura determinista de MCU cuenta? ¿Qué SNR necesitas?
entiendo su punto, pero me temo que esta no es la pregunta que estoy haciendo, estoy preguntando cuál es el propósito de proporcionar al módulo DAC un reloj periférico (junto con preescalares programables) cuando en la práctica está usando una arquitectura de cadena de resistencia para simplemente bloquear los datos dentro del tiempo de establecimiento especificado (que creo que no requiere una fuente de reloj programable).

Respuestas (1)

Creo que ahora entiendo la razón por la cual los diseñadores proporcionaron un reloj periférico programable al módulo DAC.

Es útil para los casos en los que deseamos usar el módulo DMA para proporcionar datos al módulo DAC. El reloj periférico se envía a un contador (escribible a través del registro DACCNTVAL) que genera una interrupción de hardware (INT_DMA_REQ) que puede ser utilizada por el módulo DMA para generar datos.

Por lo tanto, proporcionar un reloj periférico con preescalar programable junto con un contador programable ayuda a lograr todo tipo de tasa de actualización.

¿Cuál es la relación entre el bus periférico DAC y el tiempo de conversión/establecimiento?
RespuestasAquíPolítica de privacidad1y, 0v