Condensador de tantalio como derivación para IC digital

¿Cuál es la ventaja de usar un condensador de tantalio en esta aplicación? Un condensador cerámico 0805 o 1206 de 10 μF es incluso más pequeño que el condensador de tantalio habitual. ¿Puedo usar solo dos capacitores cerámicos, 100nF y 10μF?

Realmente no hay otra ventaja aparte de que era la forma más fácil de obtener 10uF cuando se escribió esa hoja de datos. En 2017, optaría por la cerámica por varias razones.

1. Las tapas de tantalio pueden incendiarse si se maltratan, al menos la variedad de dióxido de manganeso. (Excelente manera de hacer que un ME desprevenido se ensucie, FYI) La variedad moderna de polímeros no tiene este problema, pero cuesta más.
2. Las tapas de tantalio tienen una ESR más alta que la cerámica, lo que hace que tiendan a generar ruido en los rieles de potencia con cargas pulsadas. Esto está bien como límite máximo en la entrada de un regulador, si el regulador tiene un rechazo de ondulación decente.

Una cosa que debe tener en cuenta es la disminución de la capacitancia efectiva a medida que aumenta el voltaje aplicado. Si tiene un límite de 6.3V y le pone 5V, es posible que esté perdiendo el 80% de su capacitancia efectiva. Para mitigar esto, use una tapa clasificada para al menos el doble del voltaje que le va a poner.

Una pregunta adicional: ¿Es el voltaje de salida de este DAC lo suficientemente estable para una referencia de voltaje? ¿O podría requerir algún tipo de filtro?

Pregunta equivocada. Dado que esta parte usa VDD como referencia de voltaje, realmente debe preguntarse si VDD es lo suficientemente estable como para actuar como referencia de voltaje. No hay suficiente información aquí para responder a esa pregunta.

Dado que el PSRR de este DAC no está especificado en absoluto, asuma que el PSRR de alta frecuencia es CERO dB; es decir, 10mV de oscilación VDD a 100KHZ se convierte en 10mV de oscilación Vout a 100KHz.

Por lo tanto , debe diseñar la red VDD para una amortiguación rápida.

Si C = 10uF y L = 10nH, la Tau sonante es 1/sqrt(10uF * 10nH) = sqrt(10^13) o sqrt(10 * 10^14) 3,16 * 10 millones de radianes/seg o 5MHz Fring.

Para amortiguar, tenga una serie R de tamaño sqrt(L/C) = sqrt(10nano/10micro) = sqrt(0.001) = 0.031 ohms. Puede ser suficiente la ESR de condensadores o de 60 cuadrados de lámina de PCB.

Suponga que cada ciclo de amortiguación, a 5 MHz o 200 nanosegundos/período, logra una atenuación de 6 dB (Q de 1); esto variará con la sobretemperatura de ESR, por lo que la salida INL o DNL variará con la temperatura.

Para 12 bits, necesita aproximadamente 12 ciclos de amortiguación, por lo tanto, 12 * 200 nS = 1,2 microsegundos por actualización de salida.

Esta red VDD debe estar diseñada.