Quiero saber cuál es la diferencia entre JTAG y EJTAG. Conozco JTAG porque es una herramienta de hardware utilizada para examinar la memoria y los registros. Corrígeme si estoy equivocado.
JTAG es más que examinar la memoria y los registros, consulte EEVBlog 499 - ¿Qué es JTAG y Boundary Scan?
[JTAG] fue ideado inicialmente por ingenieros electrónicos para probar placas de circuitos impresos mediante escaneo de límites... [y] también se usa ampliamente para puertos de depuración de circuitos integrados. En el mercado de procesadores integrados, esencialmente todos los procesadores modernos implementan JTAG cuando tienen suficientes pines. El desarrollo de sistemas integrados se basa en depuradores que se comunican con chips con JTAG para realizar operaciones como pasos únicos y puntos de interrupción.
EJTAG es una extensión MIPS de JTAG
EJTAG reutiliza los pines de escaneo de límites IEEE JTAG para la interfaz de depuración básica Para mantener bajos los costos en el chip y minimizar cualquier sobrecarga del sistema de destino, MIPS EJTAG utiliza los pines IEEE JTAG ampliamente utilizados para sus funciones de depuración. Utilizando un circuito de depuración especial en el chip, el EJTAG proporciona control de ejecución, puntos de interrupción tanto en datos como en instrucciones, seguimiento de contador de programa en tiempo real. Además, los licenciatarios individuales pueden agregar funciones adicionales cuando lo deseen. Tales funciones podrían incluir puntos de interrupción complejos y funciones de creación de perfiles de ejecución.
La depuración en chip proporciona algunas herramientas nuevas para depurar CPU integradas que evitan las limitaciones de las herramientas de depuración de hardware tradicionales. Por ejemplo, no es posible utilizar un analizador lógico para realizar un seguimiento de las operaciones que tienen lugar entre la CPU y las memorias caché de datos e instrucciones del chip. Pero, EJTAG en chip puede rastrear estas operaciones. Además, el uso de emuladores en circuito con sistemas de alta velocidad a menudo es problemático porque afectan las características de carga del bus del sistema y pueden inducir errores "relacionados con herramientas" en el sistema. Además, rara vez están disponibles para sistemas únicos en un chip. Por último, algunas soluciones requieren chips de enlace especiales que proporcionan señales de control y buses adicionales. Sin embargo, esta es una sobrecarga de diseño adicional tanto en el diseño de chips como de placas y agrega más tiempo valioso al ciclo del producto.