¿Cuál es la aplicación del condensador entre Vcc y GND [duplicado]

Las MCU a menudo tienen varios pares de pares GND/VDD para proporcionar carga al núcleo de la MCU con una inductancia más baja; las estructuras metálicas de marco conductor adyacentes para GND/VDD son el método estándar; la adyacencia de las rutas conductoras produce el área de bucle mínima y, por lo tanto, la ENERGÍA ALMACENADA más pequeña y, por lo tanto, la forma más rápida de reconstruir la carga en el chip que acaba de consumir la actividad MCU ROM/RAM/ALU/BUS.

Esa carga se repone mejor si un depósito de cambio (esos condensadores de derivación) están ubicados extremadamente cerca de los pines gemelos MCU GND/VDD.

Observe que el esquema muestra dos pines GND y dos pines VDD, por lo tanto, los dos condensadores.

====== amortiguación VDD añadida, para EMI inferior =====

Para evitar fallas en las emisiones radiadas por EMI, los capacitores VDD deben amortiguarse; la ESR interna puede ser adecuada SI TIENES SUERTE. Si falla EMI, reina la confusión y la gente se preocupa de que la "magia" se haya desvanecido, cuando el diseño anterior se ejecutó con un despeje y la esperanza de que no somos conscientes de cómo diseñar sistemas VDD bien amortiguados.

Usando las matemáticas Rdampen = sqrt( L / C ),

con 4" (10 cm de cable) entre la tapa de 0,1 uF instalada en la MCU y la tapa de 10 uF ubicada en el centro como derivación masiva para todos los usuarios de +3,3 voltios, tiene 100 nH (10 cm de cable a 10 nH/cm, el cable NO sobre un plano) y un límite de 0.1uF (Ignore el límite más grande, para calcular la resonancia).

La resonancia de 100nH y 0.1uF es de 1.6MHz.

El Ramortiguador apropiado, para zeta = 1 si no recuerdo mal, o Q de 2, es sqrt (L / C).

Ramortiguación = sqrt( 0.1uF / 0.1uF) = UN OHMIO.

Implementaría esto como se muestra aquí

^{simular este circuito : esquema creado con CircuitLab}

Cuando se opera una clase uC de 16 o 20 MHz, que vienen en diferentes grados, significa que la velocidad de conmutación FET es lo suficientemente rápida como para ser estable. La causa de esta velocidad es un producto RdsOn*Ciss interno más bajo que, a su vez, da como resultado un dI/dt interno más alto para los muchos millones de conmutadores internos.

Cuando las trazas a Vdd, Vss son 1nH/mm y Vp=LdI/dt=LVdd/(Ron*dt). Donde el grado de velocidad del numerador aumenta el denominador cuando ambos bajan.

Por lo tanto, para mantener la ondulación en un nivel razonable, alguien en su imagen (que no tiene cita) ha decidido usar dos 0.1uF, que es bastante estándar para usar uno. Más importante es la frecuencia de resonancia propia de esta tapa de desacoplamiento debido a su especificación y su diseño debe definirse para saber exactamente qué sucede, pero con un tiempo de aumento de corriente rápido transitorio alto que se reduce a casi cero, mejor necesita aprender sobre la frecuencia de desacoplamiento reactivo respuesta y regulación de carga.

Dos pueden ser el doble de buenos para la reducción de ondulación con un diseño cerrado, pero ¿qué es aceptable para las partes analógicas del uC?

También puede obtener tapas más caras que son dos veces más anchas que largas, lo que proporciona un SRF inherentemente más alto. Pero en general, este ejemplo es un buen consejo para los chips ARM de 16,20 MHz que tienen controladores de 25 ohmios.