Corriente de hundimiento de MCU de una fuente de voltaje más alto

En diseños anteriores, he usado una salida digital MCU para conducir el lado inferior de una escalera de resistencia al voltaje de suministro, para evitar el consumo de energía cuando la escalera no está siendo muestreada:

Esquema 1:

^{simular este circuito : esquema creado con CircuitLab}

Esto me llevó a preguntarme (en el siguiente esquema):

Si el suministro de la MCU (VCC) era de 3,3 V y el suministro en R3 era de 5 V, la salida ALTA aún daría como resultado un flujo de corriente hacia la MCU. ¿Sería un problema la disminución de la corriente (a través de M1) cuando la salida se conduce a ALTO? Tengo entendido que, por lo general, cuando es deseable hundir la corriente, la salida debe reducirse (para que la corriente fluya a GND a través de M2).

¿Presenta esto un problema fundamental con respecto a cómo deben usarse las salidas digitales CMOS? ¿Se puede "hundir" la corriente en VCC? ¿Causaría esto problemas con el diodo del cuerpo intrínseco del P-Channel M1 que siempre conduce algo de corriente, y eso es un problema?

Esquema 2:

^{simular este circuito}