Que una señal de 3,3 V pueda controlar de forma fiable una entrada lógica de 5 V depende del nivel alto lógico mínimo garantizado de la entrada lógica de 5 V. Si eso está lo suficientemente por debajo de 3,3 V para un funcionamiento confiable, varía según las familias lógicas y los fabricantes, por lo que es esencial consultar la hoja de datos. Por ejemplo, los PIC de Microchip con entradas de activación Schmitt generalmente requieren un 80 % de Vdd para una lógica alta garantizada. Eso sería 4,0 V, que es demasiado alto para ser impulsado desde una lógica de 3,3 V.

Un truco fácil es usar la lógica con "T" en su nombre, como 74HCT en oposición a 74HC. La T significa TTL y significa que los niveles de entrada lógica son compatibles con la antigua lógica TTL. Esto tenía un umbral alto de lógica garantizada finita suficientemente por debajo de 3,3 V, por lo que conducir uno de estos desde una lógica de 3,3 V está bien, aunque es una buena idea verificar las especificaciones en cualquier momento. Entonces, si necesita una puerta lógica allí de todos modos, conviértala en un tipo HC T y obtendrá la conversión de 3.3 V a 5 V de forma gratuita.

Este documento de Microchip muestra algunas formas interesantes de interconectar la lógica de 3,3 V y 5 V.

En las hojas de datos, debe buscar la entrada mínima de alto nivel y la entrada máxima de bajo nivel. El primero es de 0,6 Vcc o 0,7 Vcc, por lo que con 3,3 V puede bastar o no. También tenga en cuenta que 5 V probablemente no sea exactamente 5 V, pero puede variar en un 5 %, y lo mismo para 3,3 V. En el peor de los casos, ni siquiera alcanzará el nivel de 0,6 Vcc.

editar
Bueno, la hoja de datos de NXP no dice; NXP tiene una especificación de familia HCMOS para todas sus características HCMOS DC que no se mencionan en la hoja de datos. Para entrada alta se indica un mínimo de 3,15 V para alimentación de 4,5 V. Extrapolando linealmente a 5 V que se convierte en 3,5 V, esos son los 0,7 Vcc que mencioné. La entrada de bajo nivel debe ser inferior a 1,35 V con un suministro de 4,5 V o, de nuevo, extrapolado linealmente 1,5 V con un suministro de 5 V.

Buenas preguntas para principiantes;

Señales de 3,3 V a 5 V utilizando el 74HC4050D a 3,3 V y el 74HC541 a 5 V.

¿Está bien conectar directamente... el 74HC4050 a las entradas del 74HC541?

OK sí, ¿sabio? No. En primer lugar, la inmunidad al ruido está desequilibrada, por lo que el riesgo potencial del ruido de entrada está desequilibrado. Las resistencias pull-up/down ayudan a la corriente de alto nivel y equilibran la inmunidad al ruido cuando el "circuito equivalente de Thevanin" es igual al voltaje de transición. tal que el conductor se aleja de ese umbral de terminación con igual potencia. (una aproximación de la inmunidad óptima en un mundo ruidoso)

Considere que 3.3 está por encima del 50 % de Vcc = 5 V, la inmunidad al ruido es asimétrica, por lo que pull-up/down equilibra esto alrededor del umbral del 50 % para una mejor inmunidad contra la corriente del controlador asimétrico. como se indicó anteriormente, umbral HC = 50% de Vcc y umbral HCT = umbral TTL. Por cierto, relativamente pocos diseñadores de EE saben que el umbral de entrada TTL es = "dos caídas de diodo Vbe" = 1,30 V, por lo que no es necesario cambiar.

El chip 4050 es un búfer hexadecimal convertidor de baja tensión. Entonces, ¿a menos que esté tratando de hacer una prueba de bucle cerrado o de bucle invertido? ... no puedes usar un 4050 para subir de nivel.

El traductor de entrada 4050 está relacionado con la salida Vcc al tener un umbral ligeramente mayor que Vcc, de modo que es posible un rango de traductor de 2:1 a 3:1. por ejemplo, lógica de 5V a 2V o lógica de 15V a 5V, pero no 15V:2V;)

El riesgo depende del nivel de ruido del ingreso de líneas largas o de diafonía, ruido conducido o sobreimpulso.