Control de la base de un MOSFET de canal N en el lado alto de un circuito

Con la ayuda de otros miembros del sitio, recientemente pude construir un circuito de controlador de compuerta para algunos MOSFET. Estaba operando MOSFET de canal N en el "lado bajo" de un circuito. Lo que significa que la fuente estaba conectada a +0 VDC oa tierra del circuito. Usé un par emisor-seguidor construido a partir de transistores de unión bipolar 2N3904 y 2N3906.

Suponiendo que quiero construir un circuito que cambie un MOSFET de canal N en el lado alto de un circuito, creo que también puedo usar un par de seguidores de emisores para controlar la puerta del MOSFET. El primer obstáculo es obtener un voltaje lo suficientemente alto como para controlar la puerta. Dado que la fuente del MOSFET está en el voltaje de suministro, necesito un voltaje que sea más alto que el voltaje de suministro. Para la mayoría de los MOSFET, un Vgs de +10 VDC es suficiente. Hay muchas maneras de hacer esto, en mi esquema simplemente supondré que hay disponible +10 V CC sobre el voltaje de suministro.

Las bases del par emisor-seguidor deben conducirse al voltaje que está presente en cualquiera de los colectores. Eso significa Vs o Vs + Vgs para un par emisor-seguidor que controla un MOSFET de canal N en el lado alto.

Suponga que mi voltaje de suministro es algo alto como + 100 VDC . Llamaré a este Vp por simplicidad.

Cualquier señal de control que genere para el MOSFET estará en la lógica del microcontrolador y en los niveles actuales. Ya sea +5 VCC o +0 VCC a no más de 40 mA . Conducir las bases del par emisor-seguidor con esta señal no produciría el resultado deseado. Por lo tanto, es necesaria la conversión de esta señal de nivel lógico.

La forma más sencilla de hacer esto es vincular las bases del par emisor-seguidor al voltaje de activación de la compuerta a través de una resistencia. Luego, se puede usar otro transistor para bajar las bases para cambiar el estado de la puerta.

^{simular este circuito : esquema creado con CircuitLab}

El condensador C1 es solo para filtrar.

Este circuito debe dar como resultado que Vgs sea de +10 VCC o 0 VCC sin importar el estado de Q1 y Q2 . Sin embargo, las bases de Q1 y Q2 podrían terminar viendo una diferencia de voltaje igual al voltaje de suministro o mayor cuando el reloj lleva a Q3 a la saturación. En particular , Q1 vería una diferencia de voltaje de 110 VDC entre la base y el colector. Al mismo tiempo, el voltaje base-emisor de Q2 terminaría siendo de 110 V CC debido a la carga en la puerta.

Para evitar esto, agregué R4 . Cuando el reloj está bajo, no hay suficiente corriente en R4 para importar. Cuando el reloj está alto, Q3 está saturado. La combinación de R2 y R4 ahora forman un divisor de voltaje. Esta parecía ser la solución más obvia.

Preguntas

1. ¿Es el potencial de voltaje entre las bases cuando Q3 está saturado incluso un problema? La resistencia R1 limitaría la corriente y la carga de la puerta no es muy grande.

2. ¿La presencia de R4 limita la velocidad de conmutación del circuito?

3. ¿Debo simplemente reemplazar el transistor Q3 con un optoacoplador? El optoacoplador estaría vinculado al colector de Q2 y la fuente del MOSFET de canal N. ¿Qué valores en la hoja de especificaciones comparo entre mi MOSFET y el optoacoplador para asegurarme de que no sea el factor limitante?

Actualización 1

Parece que este circuito podría ser más seguro, pero usa un transistor PNP adicional. No estoy seguro de si R3 es necesario, pero podría reducir la corriente total que necesita el circuito sin afectar el rendimiento.

^{simular este circuito}