Confundido acerca de la arquitectura IN/OUT del chip z80

Las versiones de las instrucciones INy OUTque incluyen una dirección de E/S solo permiten especificar los 8 bits inferiores de la dirección en la instrucción. Por esa razón, la mayoría del hardware de E/S basado en Z80 ignora los bits de dirección más allá de los 8 bits inferiores y, en la mayoría de los casos, los programadores no se preocupan por lo que hace el procesador con los 8 bits superiores. En realidad, el Z80 genera BC como una dirección (como lo haría, por ejemplo LD A,(BC)), pero si el hardware no se preocupa por los bits de dirección superiores, no hay razón para que los programadores se preocupen por lo que contiene el registro B. Por cierto, no creo que OUT nn,Asiempre genere cero en los bits de dirección superiores; Recuerdo vagamente que emite elIvalor, pero no estoy seguro. Lo importante es que si el hardware de decodificación de E/S se preocupa por los bits de dirección superiores, el código siempre debe usar la OUT (BC),rforma de la instrucción y asegurarse de que Bse cargue adecuadamente.

EDITAR : una aclaración adicional sobre el direccionamiento: cuando el código ejecuta una instrucción como LD (BC),AoOUT (C),A, al Z80 realmente no le importa lo que "significa" la dirección en BC. El Z80 maneja el bus de direcciones con el contenido del registro BC, coloca el contenido del registro A en el bus de datos y afirma una combinación de señales que indican "escritura de memoria" o "E/S escrita". Cada memoria o dispositivo debe estar conectado con el hardware para que sepa qué se supone que debe hacer, si es que debe hacer algo, con cualquier solicitud dada; debe hacerlo de tal manera que ignore cualquier solicitud dirigida a otros dispositivos, pero eso no significa que necesariamente ignorará las solicitudes dirigidas a todas las direcciones "no utilizadas". Por ejemplo, si los únicos dispositivos de E/S en un sistema fueran dos chips UART, cada uno de los cuales tenía cuatro direcciones de E/S, un diseñador de sistemas puede diseñar cosas para que cualquier solicitud de E/S donde el bit de dirección 7 sea bajo acceda al primer chip, usando los bits de dirección 0-1 para seleccionar una función, y cualquier solicitud donde el bit de dirección 7 sea alto acceda al segundo. El diseñador podría especificar que el primer chip usó las direcciones 00h-7Fh, y el segundo usó 80h a 0FFh, pero en realidad el primer chip respondería a las direcciones 04h, 08h, 0Ch, 10h, ... 7Ch, tal como lo haría con 00h; respondería igualmente a las 05h, etc. tal como lo haría a las 01h. Hacer que el chip ignore las escrituras en direcciones en el rango 04h-7Fh requeriría más hardware que simplemente hacer que dichas direcciones "sombreen" las funciones de las especificadas. El diseñador podría especificar que el primer chip usó las direcciones 00h-7Fh, y el segundo usó 80h a 0FFh, pero en realidad el primer chip respondería a las direcciones 04h, 08h, 0Ch, 10h, ... 7Ch, tal como lo haría con 00h; respondería igualmente a las 05h, etc. tal como lo haría a las 01h. Hacer que el chip ignore las escrituras en direcciones en el rango 04h-7Fh requeriría más hardware que simplemente hacer que dichas direcciones "sombreen" las funciones de las especificadas. El diseñador podría especificar que el primer chip usó las direcciones 00h-7Fh, y el segundo usó 80h a 0FFh, pero en realidad el primer chip respondería a las direcciones 04h, 08h, 0Ch, 10h, ... 7Ch, tal como lo haría con 00h; respondería igualmente a las 05h, etc. tal como lo haría a las 01h. Hacer que el chip ignore las escrituras en direcciones en el rango 04h-7Fh requeriría más hardware que simplemente hacer que dichas direcciones "sombreen" las funciones de las especificadas.

El bus de direcciones del Z80 tiene un ancho de 16 bits (bits A0 a A15), lo que significa que puede dirigirse a 65536 ubicaciones. Los 8 bits bajos del bus son los bits A0-A7, que pueden dirigirse a 256 ubicaciones. Cada uno de los puertos de E/S conectados al Z80 tiene una dirección correspondiente de 0-255 (256 direcciones en total). Solo un puerto responde a una dirección en particular.

If the contents of register C are 01H, and the contents of register D are 5AH, at
execution of OUT (C),D byte 5AH is written to the peripheral device mapped to I/O port
address 01H.

La dirección del periférico (01) se colocará en el bus de direcciones A0-A7. El contenido del registro D se colocará en el bus de datos de 8 bits y se escribirá en el periférico cuyo número de puerto es 01.

1. Se llama "mitad inferior" porque estas ocho líneas de dirección son las 8 inferiores de las 16 líneas de dirección.

2. Los puertos dependen de su sistema, puede ser cualquier cosa. Hay algún hardware lógico en su sistema que selecciona el puerto para las direcciones. Por lo general, hay algún decodificador para los bits superiores de la dirección, y sus salidas van a la entrada de selección de chip (CS) de los chips que implementan E/S. Los bits inferiores van directamente a los chips para seleccionar uno de varios registros dentro de cada uno.

Lo que hace el hardware con el valor que escribe en algún puerto es arbitrario. Podría almacenar ese valor, pero también podría causar alguna acción arbitraria.

Por lo tanto, debe leer la documentación de su hardware para saber qué hacen los puertos.

Por lo general, algunas de las líneas de dirección irán a alguna lógica que producirá señales de selección de chip basadas en la dirección que luego se utilizan para habilitar o seleccionar los dispositivos de entrada o salida.

Cuando un dispositivo de salida recibe una señal de selección de chip y la señal de escritura de E/S, los datos en el bus de datos se escribirán en ese dispositivo de salida; lo que haga el dispositivo con los datos depende del dispositivo en particular.

El diseñador del sistema decidirá qué direcciones de E/S corresponden a qué dispositivo de E/S. Si el programador escribe en una dirección de E/S no utilizada, los datos escritos simplemente caerán en el contenedor de bits.