comunicación I2S

No, esto no funcionará. Ambos dispositivos son esclavos I ² S. Eso significa que BCLK y LRCLK son entradas en ambos circuitos integrados.

Necesitarás algo en el medio para unir los dos. Esto se reduce a generar BCLK y LRCLK a la tasa adecuada (y niveles de voltaje) y suministrarlos a ambos circuitos integrados. Dependiendo de la aplicación y su conjunto de habilidades, la forma más fácil de hacer esto podría ser con una MCU, pero en principio también podría hacerlo con un oscilador (funcionando a una velocidad de f S * 64 para _generar BCLK) y un 6+ Contador de bits IC para generar un LRCLK dividido. (Tenga en cuenta que el MAX98357x admite BCLK a 32x, 48x o 64x LRCLK [p. 6], pero INMP441 solo admite 64x [p. 11]).

Lamentablemente no. Al menos, no de esa manera. BCLK (o SCK) y LRCK (o WS) son entradas en ambos dispositivos (ambos son esclavos I2S). En el esquema que mostraste, no hay ningún dispositivo que maneje esas señales. No podría funcionar sin al menos un generador de reloj I2S adecuado. Necesita un reloj que impulse LRCK a la frecuencia de muestreo que desea y BCLK a 64 veces la frecuencia de muestreo que desea.

Sin embargo , podría hacer esto sin un microcontrolador: tome un oscilador que funcione a 64x la frecuencia de muestreo para controlar BCLK (hay osciladores estándar para esto), y un divisor de frecuencia que divida este reloj por 64 (simplemente podría usar un contador de 6 o más bits: por ejemplo, 74HC393) para controlar LRCK. Un microcontrolador es en realidad excesivo para generar un esquema de reloj tan simple.

De todos modos, ahora puede empezar a funcionar. Sin embargo, hay algunas cosas que cuidar:

• INMP441 funciona solo en modo I2S (MSB primero, con un retraso de 1 clk entre el MSB de cada palabra y la transición LRCLK), con una longitud de palabra de 32 bits. Puede emitir su transmisión en el canal izquierdo o derecho dependiendo de la entrada L/R, pero eso es prácticamente todo lo que puede configurar. Conducirá la línea de salida de datos para la parte de la palabra L o R dependiendo de su configuración, pero la línea de datos no se controlará para la parte restante (por lo que puede conectar dos micrófonos en las mismas líneas para que sea estéreo). Por lo tanto, necesita un menú desplegable en la línea de datos.
• MAX98357x funciona en varios modos (justificado a la izquierda, I2S, TDM). Quieres I2S. La elección entre TDM y los otros modos es automática porque en TDM, solo hay un pulso en la línea LRCK y el chip lo detecta. El chip no seleccionará este modo, lo cual está bien. Ahora, la elección entre I2S y justificado a la izquierda depende de la variante de chip: MAX98357A/MAX98357B. Quieres el MAX98357A.
• MAX98357A aceptará una longitud de palabra de 32 bits. Bien.
• MAX98357A tomará el canal izquierdo o el canal derecho como entrada dependiendo de la configuración del pin SD_MODE (tabla 5). Hágalo consistente con lo que decidió para la configuración INMP441 L/R.
• INMP441 parece admitir cualquier frecuencia de muestreo entre ~7.8khz y 50kHz (la hoja de datos dice que SCK debe estar entre 0.5MHz y 3.2MHz). MAX98357A solo admite frecuencias de muestreo de 8kHz, 16kHz, 32kHz, 44,1kHz, 48kHz, 88,2kHz y 96kHz. Elige algo que encaje.

Si desea este tipo de interfaz entre un micrófono digital y un amplificador de clase D (o cualquier otro tipo), entonces necesita una interfaz de comunicaciones digital completamente diferente. Es posible que desee considerar algo como un amplificador de potencia de audio estéreo de clase D de entrada PDM MAX98358 (o algo similar con entrada PDM), y conectarlo a dos micrófonos digitales de salida PDM con preamplificador incorporado (se requiere una fuente de reloj adecuada comunes a ambos dispositivos). Puede haber opciones mono a considerar, pero esencialmente es un micrófono de salida PDM a un amplificador de entrada PDM, sin microcontrolador que se interponga en el camino. Echa un vistazo a los preamplificadores de micrófono digital FAN3852 con salidas PDM o similares. buena suerte !