Cómo calcular la salida del amplificador de error en los amplificadores

Estoy tratando de obtener una fórmula precisa para la salida de un amplificador de error en el amplificador de clase D que estoy simulando. La mayor parte de la literatura sobre el amplificador/integrador de error en los amplificadores de clase D pasa por alto los detalles técnicos y algunos incluso se contradicen entre sí en su funcionamiento.

En la pregunta anterior que hice aquí , encontramos la función de transferencia de un integrador sumador ideal:

V AFUERA = V pensión completa ω R pensión completa C + V EN ω R EN C

Intenté aplicar esto a mi simulación pero me quedé corto. Mi entendimiento, basado en la simulación, es que el circuito integral actúa como un filtro para la suma de las dos entradas con una frecuencia de -3dB a aproximadamente 41kHz. Adjuntaré imágenes de los resultados simulados a continuación a 1kHz, pero aumenté la frecuencia hasta que obtuve una atenuación de 3dB y fue alrededor de 41kHz.

Mi pregunta es, ¿cómo puede ser precisa la ecuación anterior cuando depende de la frecuencia y una frecuencia más baja significa una ganancia más alta? A 1kHz usando los valores de la siguiente simulación en t = π/2:

V AFUERA = 1.6 2 × π × 1 k H z × 5.9 k × 220 pag F + 0,95 2 × π × 1 k H z × 3.6 k × 220 pag F

= 5.28 V

Esto no coincide con el valor trazado de aproximadamente -3,7 V. Este cálculo se vuelve más erróneo a medida que cambia la frecuencia. En el dominio del tiempo, la ecuación integral tampoco tiene sentido con números grandes generados por la constante de tiempo 1/RC. ¿Cómo puedo expresar mejor matemáticamente la salida del amplificador de error en el siguiente circuito?

El circuito es un amplificador de clase D de conmutación PWM unipolar a 500 kHz.

ingrese la descripción de la imagen aquí

Para ser claros: el verde es la entrada, el rojo es la señal de retroalimentación y contiene una ondulación de onda triangular de 1 MHz. Supongo que esta ondulación es causada por la relación 1/RC en el amplificador diferencial (U1) donde las entradas de onda cuadrada se atenúan e integran. Y el azul es la salida del amplificador/integrador de error (U2).

ingrese la descripción de la imagen aquí

Editar: siguiendo el consejo de Sunnyskyguy EE75, intentaré construir una función de transferencia basada en el ciclo que se muestra a continuación.

ingrese la descripción de la imagen aquí

G1 es la ganancia del preamplificador que no está incluida en la simulación.

H1 es la ganancia del amplificador diferencial:

H 1 = R 2 R 1 V AFUERA

Vout es una onda sinusoidal de pico a pico de aproximadamente 12 V, por lo que tiene sentido con resistencias R2 = 1k, R1 = 6.8k mirando la forma de onda.

G_PWM es simplemente Vint como una relación de la señal portadora que es una onda triangular de 500 kHz +/- 4,2 V:

GRAMO PWM = | V EN T | 4.2 × V DD

Gint todavía es un desconocido para mí.

VN es el ruido introducido por la conmutación/tiempo de inactividad.

Más importante es cuál es su función de transferencia ideal y las impedancias para la fuente y la carga que desea aplicar. La retroalimentación solo lo hará inestable a menos que compense la pérdida del margen de fase de la integración.
La corrección de errores depende en gran medida de GBW o de la ganancia de retroalimentación para reducir el ERROR de entrada para el terreno virtual. Luego, el margen de fase de cualquier sistema de control debe diseñarse para la estabilidad con especificaciones de diseño. Por supuesto, los integradores aumentan la ganancia con una frecuencia más baja y, por lo tanto, reducen el error de entrada, pero también agregan un retraso de 90 grados ... que creo que era su pregunta. pero es una pregunta XY.
@Sunnyskyguy EE75 ¿Está diciendo que esta simulación es inexacta y que el circuito no funcionará? ¿De qué métodos de compensación de margen de fase está hablando?
No verifiqué su simulación, pero su método de diseño está en duda sin una función de transferencia de voltaje e impedancia general. Después de hacer esto, si necesita hacer una retroalimentación negativa, podemos ver si eso es posible para el ancho de banda sig que desea para la amplitud y la planitud del cambio de fase. Fácil para un SMPS de voltaje CC tener 20kHz BW pero no tan fácil para 60dB SNR y <<1% de distorsión en altos rangos de potencia dinámica
@SunnyskyguyEE75 Lo siento amigo, he estado un poco ocupado, hice una pequeña edición con algo de información sobre la función de transferencia, déjame saber si estoy en el camino correcto. Según su segunda respuesta anterior. Reconozco que los integradores deberían aumentar la ganancia con una frecuencia más baja, mi pregunta era sobre qué compensación está en juego porque el circuito muestra una frecuencia plana hasta la frecuencia de -3db de aproximadamente 41kHz de la simulación.

Respuestas (1)

Ignorando la ganancia de voltaje del medio puente y simplemente haciendo un bucle de retroalimentación de los filtros;

Obtengo un bucle de retroalimentación con una ganancia baja fija <1 proporcional a la portadora de 500 kHz con k1 de relaciones R y T1,2,3 de productos RC.

ingrese la descripción de la imagen aquí

No me molesté con las ecuaciones, sino que me dirigí a la simulación con un control deslizante para la frecuencia de la señal.

por ejemplo, los niveles de señal anteriores tienen portadora de entrada Vc ~ 10 Vp y salida PWM = 15 Vp con señal analógica en la segunda etapa como "salida = ~ 4 * Vc", por lo que una ganancia neta de 0,4 Vc. usando un pico de suministro de 15V PWM.

Falstad Sim tinyurl.com/y57pneye Vc es un triángulo .. ignore el interruptor agregado y R