¿Cómo usan tan poca energía los relojes digitales (y cómo hago eso?) [duplicar]

El título de la pregunta es bastante autoexplicativo.

Hice un cálculo rápido al dorso del sobre para mi propio reloj con calculadora digital (el Casio CA-53W para aquellos que estén interesados). Se supone que la batería dura alrededor de 5 años en la celda de moneda de 90 mAh en el interior. Esto significa que el reloj debe estar usando

0.090   A h   /   ( 5   y mi a r s ∗ 365 d a y s y mi a r ∗ 24 h o tu r s d a y ) = 2.055 × 10 − 6
o un poco más de 2 µA !!!

Ahora, sé que con suficientes ajustes, el omnipresente ATMega328p puede usar tan solo 1 µA, y hay microcontroladores especializados que usan incluso menos, digamos decenas de nanoamperios...

... pero ¿qué pasa con la pantalla? Mi reloj muestra la hora en una pantalla LCD de 7 segmentos y la pantalla nunca se apaga. ¿Dónde diablos puedo encontrar una pantalla que solo use algo del orden de 1 o 2 µA?

(Por cierto, solo estoy tratando de hacer mi propio reloj con calculadora de pulido inverso simple, algo así como el proyecto µwatch en calcwatch.com, pero con un enfoque en la duración de la batería).

¿Necesitaría comprar un fpga, fusionar mi propio circuito lógico en él y de alguna manera piratear la pantalla de un reloj viejo para obtener este tipo de resultados? hay una manera mas facil?

Es porque el reloj solo se actualiza una vez por segundo, lo cual es glacial para un microcontrolador, y las pantallas utilizadas realmente no consumen mucha corriente.
El reloj digital utiliza un cristal de 32 kHz para ejecutar un contador. Y eso es todo. No hay procesador. La pantalla LCD requiere muy poca energía.
la pantalla LCD aún necesita actualizaciones varias veces por segundo
Soy más o menos consciente de los trucos para usar menos energía en un microcontrolador, pero ¿dónde consigo estas pantallas LCD de vidrio?
El chip que impulsa el reloj se construirá específicamente para funcionar muy lentamente con una corriente de reposo muy baja. Muchos microcontroladores tendrán demasiada corriente de fuga. Los FPGA están completamente descartados, pueden extraer muchos mA de corriente de fuga incluso antes de configurarlos. Hay todo tipo de trucos que puede utilizar como diseñador de circuitos para obtener circuitos con fugas muy bajas (aunque bastante lentos). Una técnica es la lógica de subumbral en la que los transistores nunca se encienden por completo. Es posible que los chips creados de esta manera utilicen menos del 1% de la potencia de un chip tradicional.
@Mahkoe: suena como un proyecto genial. Envíeme un correo electrónico si encuentra una buena fuente de pantallas de bajo consumo, especialmente si aún no figura en opencircuits.com/watch_display .

Respuestas (1)

busque un microcontrolador diseñado para controlar el "vidrio" LCD y use un reloj lento (por ejemplo, 32.768 kHz)

El controlador LCD no es particularmente especial. Lo que importa sobre el reloj no es poder funcionar lentamente (la mayoría de los micros pueden) sino poder ejecutar solo la función RTC mientras el resto duerme.
¿La mayoría no tiene un modo de suspensión también?
No se trata de tener "un" modo de suspensión, sino de tener uno en el que un RTC sigue funcionando. Bastantes no tienen eso, aunque algunos pueden mantener en funcionamiento un contador de tiempo de uso general, que una cantidad muy pequeña de atención de software de la CPU podría convertir en uno.
Esto realmente respondió a mi pregunta, ya que estaba principalmente interesado en pantallas de bajo consumo y no conocía el nombre. Solo sabía que eran LCD. ¡Gracias!
@ChrisStratton, no necesita un RTC, solo un contador (y todos lo tienen), ya necesita despertarse varias veces por segundo para reparar la pantalla LCD, un contador de 8 bits con un preescalador ÷16 sería suficiente.
@Jasen: la posibilidad de usar un contador/temporizador de uso general con potencia independiente ya se planteó en el comentario al que estaba respondiendo.
¿Cómo usan tan poca energía los relojes digitales (y cómo hago eso?) [duplicar]
RespuestasAquíPolítica de privacidad1y, 0v