Esquema del decodificador de BCD a 7 segmentos: necesita ayuda para adaptarse a la página
al acechoperro
Estoy trabajando en el esquema para un decodificador de BCD a 7 segmentos en este momento. Entiendo la lógica, pero es el diseño del esquema con el que necesito ayuda.
Aquí está mi esquema hasta ahora:
Como puede ver, solo tengo tres salidas hechas y necesito agregar cuatro más. El problema que tengo es que todo está muy vertical y hay mucho espacio en blanco a la derecha. Me gustaría poder incluir todo en una página sin tener que alejar mucho el zoom, porque entonces no se pueden leer las entradas o salidas. Supongo que siento que hay una manera más simple o eficiente de hacer esto. En la tabla de verdad estamos usando 1010-1110 como no importa, y 1111 como 0 para que todos los segmentos estén apagados.
Respuestas (2)
Andy alias
Creo que esta es una pregunta sobre ser artístico, pero intente rotar todo 90 grados o usar nombres de red para conectar cosas y deshacerse de la masa principal de conexiones. No estoy seguro si puede usar nombres de red para conectar pequeños trozos de cable en su programa, pero sospecho que puede hacerlo. Pruebe esta vista girada: -
Hay mucho espacio en blanco entre las partes que ha dibujado; estoy seguro de que puede incluir algunas partes más si sigue la misma filosofía del diagrama. Alternativamente, busque un chip 74xxxx que haga lo mismo y copie cómo representa su lógica interna.
pedro bennett
¿Puedes alejarte un poco para obtener más espacio?
Si desliza las puertas un poco más juntas, debería poder obtener una cuarta salida.
Pondría etiquetas netas en todas las líneas verticales y agregaría otra columna de salidas a la derecha. Luego puede conectar las líneas verticales de los dos grupos usando las etiquetas de red.
Para obtener más espacio, a menudo le digo al sistema CAD que estoy trabajando en una hoja de tamaño "B" (11 x 17"), luego la imprimo en papel tamaño carta y/o distribuyo el dibujo en varias hojas, usando -conectores de hoja y una hoja maestra (principal) para conectar todo junto.
¿Por qué Xilinx ISE no infiere Block Ram para este arreglo?
¿Por qué mis programas FPGA no funcionan?
Salida de una señal de reloj desde un FPGA
¿Está analizando el resumen del diseño de Xilinx?
Convertir C a FPGA
El segmento FSM 4x7 muestra Verilog
FPGA - Diagrama de enrutamiento - ¿Cuáles son las partes físicas?
¿Registros de desplazamiento que controlan la pantalla de siete segmentos sin pestillo?
Cómo conectar Spartan-6 con ISE 14.2 en Ubuntu
¿Cómo sintetizar mejor un circuito sistólico en FPGA?
Andy alias