Estoy construyendo una SDR (radio definida por software) y estoy tratando de sincronizar mi ADC de 16 bits y 130 MS/s. A esta velocidad, el jitter del reloj es muy importante y un mal jitter puede reducir mucho la SNR de mi ADC. Por ejemplo, el reloj con un Xtal estándar que no tiene excelentes características de ruido de fase induce una fluctuación en el reloj que agrega tanto ruido en el ADC que su SNR efectivo no es mejor que un ADC de 14 bits. La única forma de tener acceso a la gama completa del ADC es tener un jitter en el reloj de alrededor de 80 fs. (según el chip ADC elegido que agrega 70fs por sí mismo)
Por supuesto, podría comprar un OCXO que tiene un ruido de fase excelente, pero no puedo permitirme gastar 300 $ en un oscilador. Especialmente si la placa pudiera tener múltiples ADC...
He leído algunas notas de la aplicación que explican el uso de PLL para eliminar el ruido de fase de un reloj. Ok, pero entonces es el VCO del PLL el que debe ser costoso, según tengo entendido. Y el chip PLL también agrega ruido de fase. Incluso con un VCO perfecto, el jitter inducido por el controlador de salida del PLL es de alrededor de 100 fs. Por lo tanto, no parece ser la solución.
Por lo tanto, mi pregunta es múltiple:
¿Cómo limpiar el reloj de un oscilador razonablemente bueno? Pensé en usar filtros discretos, pero la energía del ruido de fase que crea el jitter está muy cerca de la frecuencia nominal del oscilador. ¡Tendría que usar un filtro de paso de banda con un ancho de banda de ~10khz a 130Mhz! Es posible de hacer ? (por debajo de 200 $, de lo contrario, sería más barato comprar el OCXO)
Si no hay forma de lograr este nivel de fluctuación de ~80fs (ruido de fase de 10 Hz a 260 MHz) por mí mismo, ¿dónde puedo comprar osciladores que tengan este nivel de rendimiento a un costo razonable? El problema es que los OCXO son extremadamente estables en el tiempo (años) y se suelen utilizar para eso. Pero aquí no me importa, es el ruido de fase lo que me importa. ¿Existen tecnologías de osciladores que sean muy limpias, pero que se desplacen con los años?
¿Cómo ustedes, radioaficionados que tienen un sistema SDR, o ingenieros que diseñan ADC de alta velocidad, resolvieron el problema?
Como puede ver, he pasado MUCHO tiempo leyendo las notas de la aplicación sobre el tema en la web, por lo que tengo una comprensión profunda de cómo funciona. Soy un poco pesimista al respecto y empiezo a creer que no hay forma de obtener un reloj de baja fluctuación sin obtener un ~100$+ OCXO...
Lo primero que debe reconocer es que diseñar con un ADC de 16 bits no es trivial. Incluso a 1 muestra/s, debe prestar extrema atención a todos los aspectos del diseño para lograr una precisión de 16 bits o, lo que es más difícil, una precisión de 16 bits. A 130 MSa/s, todo es aún más difícil.
Las piezas que necesita para hacer este tipo de diseño simplemente no serán económicas. En primer lugar, por la extrema precisión y las pruebas cuidadosas necesarias para lograr el rendimiento requerido. En segundo lugar, porque este tipo de cosas no se hace en los productos del mercado masivo, por lo que las piezas no se construyen en volúmenes extremadamente altos que pueden reducir el precio para todos.
Como dice Dave en otra respuesta, asegúrese de que realmente necesita 16 bits antes de seguir este camino. Pero tal vez realmente necesite precisión de 12 bits, y sabe que si usa incluso un ADC de 14 bits, tendrá dificultades para lograrlo, por lo que está diseñando con ADC de 16 bits y optimizar todo lo demás como tanto como puedas.
Es probable que otra clave sea comprender exactamente qué especificaciones necesita para que su sistema funcione y no sobre especificar la fluctuación de su reloj. En una aplicación SDR, hará cálculos matemáticos con las muestras para extraer bandas de frecuencia específicas, etc., lo que tendrá un efecto promedio durante muchos ciclos. Por lo tanto, es posible que no le importe demasiado que absolutamente todas las muestras se cronometren perfectamente, solo que durante su intervalo de cálculo, no haya demasiada desviación del tiempo ideal. Cuánto es demasiado, por supuesto, depende del tipo de matemática que esté haciendo y qué tan pequeña sea la señal que necesite extraer de la cantidad de ruido.
CTS Valpey , por ejemplo, tiene XO con especificaciones de fluctuación de fase rms tan bajas como 200 fs. Pero esta especificación se define cuando el ruido de fase se integra en una banda de frecuencia específica, de 12 kHz a 20 MHz (en relación con la portadora). Si se considera la fluctuación total de ciclo a ciclo, la especificación salta a 3-6 ps, dependiendo de la frecuencia central.
Permítame también abordar un comentario que hizo en su pregunta:
Los OCXO son extremadamente estables en el tiempo (años) y generalmente se usan para eso.
La parte "ovenizada" de ese producto reduce principalmente la deriva debido al cambio de temperatura en el entorno circundante, que puede ser significativo en escalas de tiempo de minutos o segundos, no solo de años. También reducirá el desgaste de la pieza debido al ciclo térmico y mejorará la estabilidad en una escala de tiempo de años.
Para el rango de fluctuación < 100 fs que está buscando, es posible que necesite un OCXO para evitar que los pequeños cambios de temperatura afecten el rendimiento durante el tiempo que lleva medir la fluctuación con la precisión suficiente para saber que ha alcanzado su especificación.
La respuesta fue usar un chip PLL. Agrega ruido de banda ancha, pero esto podría filtrarse usando un filtro SAW de banda de paso de banda de 12 kHz en su salida.
Básicamente, el PLL mantiene el ruido cercano de su reloj de referencia y rechaza su ruido de banda ancha. Lo contrario se aplica para el VCO del PLL.
Por lo tanto, el juego consistía en encontrar un oscilador con excelente ruido cercano, sin tener en cuenta su ruido de fondo de banda ancha. Y también encuentre un VCO que tenga un ruido muy bajo a ~ 10 kHz de la frecuencia nominal, sin tener en cuenta su respuesta en frecuencias más cercanas.
El ruido en la salida del PLL será una combinación del ruido cercano de la frecuencia de referencia, el ruido del VCO entre 1kHz y 12kHz y el ruido de fondo de banda ancha del controlador de salida del chip PLL.
El filtro SAW eliminará el ruido por encima de 12 kHz y la respuesta final tiene un ruido de fase muy bueno que, cuando se convierte en fluctuación (de 10 Hz a 230 MHz), crea una fluctuación de ~90 fs. Lo cual es bueno para la aplicación.
¿Necesita 16 bits de rendimiento ADC en su sistema? Empezaría con esa pregunta. El hecho de que su ADC emita 16 bits no significa que su sistema lo requiera.
Si necesita ese nivel de rendimiento de ADC, entonces una posibilidad es diseñar su propio oscilador usando un cristal. Esto posiblemente podría brindarle el ruido de fase que necesita sin el costo de un OCXO. Por supuesto, entonces vas por la madriguera del conejo del diseño del oscilador, lo cual es interesante pero quizás no sea lo que te interesa. ¿Cuántos planeas construir? Ebay puede ayudarlo con los excedentes de OCXO.
Puede usar un DDS con cuidado para generar múltiples frecuencias a partir de un solo OCXO de bajo ruido de fase si necesita múltiples frecuencias, pero aún verá una degradación de ruido de fase a partir de eso.
chris stratton
rfdave
rfdave