Tengo la intención de usar un IC que requiere una entrada de reloj de 14,3 MHz, pero quiero manejarlo desde una fuente estable de 10 MHz, derivada de GPS. ¿Cómo convierto el reloj de 10 MHz en los 14,3 MHz que requiere el IC?
Lo que necesita es un PLL , un bucle de bloqueo de fase . Funciona comparando un oscilador que puedes controlar con un oscilador de referencia. El truco es que es fácil dividir la frecuencia de un oscilador usando un contador digital, así que lo que hace aquí es dividir el oscilador de 14,3 MHz por 143, la referencia de 10,0 MHz por 100, y luego usar la salida de esta comparación para asegúrese de que la fuente de 14.3 esté funcionando en una relación exacta con la referencia estable de 10 MHz.
Existen numerosos circuitos que pueden hacer todo esto en un solo paquete, a veces incluso incluyendo un oscilador de referencia. Es muy común tener que sintetizar frecuencias a partir de un oscilador estable, por lo que no son inusuales.
Es posible cambiar el orden de las multiplicaciones y divisiones para evitar frecuencias superiores . Si desea una onda cuadrada bonita, el último paso debe ser una división por .
---
para hacer una línea horizontal para separar secciones de una respuesta más larga.Si quieres 14,31818181818 MHz de una fuente de 10 MHz, es difícil. Los 14,31818 MHz es la frecuencia de ráfaga de color de la televisión estadounidense, el valor exacto es 315/22 MHz. Puede dividir 10 MHz por 2, multiplicar por 9 y por 7 para obtener 315 MHz. Luego divides por 22 para obtener la frecuencia que deseas. Puede ser necesario más de un PLL para hacer eso. Otra forma es dividir los 10 MHz por 4 y multiplicar por 9 y 7 y finalmente dividir por 11.
Por supuesto, teóricamente es posible multiplicar por 63 y luego dividir por 44. Pero esto requiere un oscilador PLL muy rápido para 630 MHz y también un divisor de frecuencia rápido. Sugiero dividir por 22 primero, luego multiplicar por 63 y finalmente dividir por 2. Pero para una fluctuación de fase baja, las multiplicaciones separadas por 9 y 7 pueden ser mejores.
¿Qué tipo de chip está usando que tiene ese requisito y cuál sería la fluctuación permitida? Si pudiera vivir con una gran cantidad de jitter, un enfoque sería usar un dispositivo que convierta los flancos ascendentes y descendentes en pulsos (doblando efectivamente 10MHz a 20Mhz) y luego descarte 25 pulsos de cada 88, o podría usar un Reloj de 25 MHz o más rápido para impulsar un CPLD o FPGA que se comporta de manera similar pero usa la referencia de 10 MHz para ajustar cuántos pulsos necesita omitir. Ambos enfoques tendrían una fluctuación considerable, pero dependiendo de lo que se haga con el reloj de 14,3818 MHz, podría ser aceptable. Si se usa para la generación de croma NTSC, los efectos de la fluctuación podrían minimizarse si se eligiera la frecuencia de manera que los cuadros alternos tuvieran una fluctuación aproximadamente alterna.
Aunque es posible "derivar" 14,3 mHz de un oscilador de 10 mHz, como se muestra en las otras respuestas, no es necesario . Una solución más simple es agregar un oscilador de cristal de 14,3 mHz. El tamaño, el volumen y el costo de esta solución son comparables a las otras soluciones.
bruce abbott